沟槽式栅极金氧半场效晶体管及其制造方法与流程

本发明涉及一种晶体管的制造方法，尤其涉及一种沟槽式栅极金氧半场效晶体管及其制造方法。

背景技术：

功率开关晶体管在电源管理领域已广泛使用，理想的功率开关必须具有低寄生电容(parasiticcapacitance)的特性，以确保功率开关晶体管的反应速度以提供良好的功率转换效率。

一般来说，传统沟槽式栅极金氧半场效晶体管在沟槽中具有下部电极与上部电极，且下部电极作为屏蔽栅极。然而，沟槽的上部电极与相邻的掺杂区之间会产生寄生电容，而降低元件的反应速度。因此，如何不增加工艺成本，且能稳定制造低栅极-源极间寄生电容的功率开关晶体管，为业界亟欲改善的问题。

技术实现要素：

本发明提供一种沟槽式栅极金氧半场效晶体管的制造方法，可利用现有的工艺提供品质稳定的低寄生电容的沟槽式栅极金氧半场效晶体管。

本发明提供一种沟槽式栅极金氧半场效晶体管，其包括衬底以及沟槽电极结构。衬底具有沟槽。沟槽沿第一方向延伸。沟槽电极结构配置于沟槽中且包括下部电极、上部电极以及第一绝缘层。下部电极配置于沟槽中。上部电极配置于沟槽中且位于下部电极上。第一绝缘层配置于下部电极与上部电极之间。上部电极具有沿第一方向交替设置的多个第一部分与多个第二部分，且第一部分的宽度大于第二部分的宽度。

在本发明的一实施例中，所述沟槽式栅极金氧半场效晶体管还包括配置于衬底与下部电极之间第一介电层，其中第一介电层具有分开的多个突起部，且所述上部电极的每个第二部分侧边配置有至少一个突起部。

在本发明的一实施例中，相邻的所述沟槽电极结构的所述上部电极的所述第一部分彼此交错。

在本发明的一实施例中，所述沟槽的宽度实质上相同。

在本发明的一实施例中，所述沟槽电极结构还包括第二介电层，其配置于所述上部电极的所述第一部分与所述外延层之间。

在本发明的一实施例中，所述沟槽式栅极金氧半场效晶体管还包括：主体区，配置于所述沟槽电极结构侧边的所述外延层中；以及掺杂区，配置于所述沟槽电极结构侧边的所述主体区中，其中所述沟槽电极结构的所述上部电极至所述掺杂区的距离非等距。

本发明提供一种沟槽式栅极金氧半场效晶体管的制造方法，其包括以下步骤。在基层上形成外延层。在外延层中形成沟槽，所述沟槽沿第一方向延伸。在沟槽的整个表面上形成第一介电材料层。在沟槽中依序形成下部电极、第一绝缘层以及牺牲层。图案化所述第一介电材料层，以形成具有分开的多个突起部的第一介电层。移除所述牺牲层。在所述沟槽中形成上部电极。

在本发明的一实施例中，所述上部电极具有沿所述第一方向交替设置的多个第一部分与多个第二部分，所述第一部分的宽度大于所述第二部分的宽度，且所述上部电极的每个第二部分侧边配置有所述第一介电层的二个突起部。

在本发明的一实施例中，在移除所述牺牲层之后以及形成所述上部电极之前，还包括在所述上部电极的所述第一部分与所述外延层之间形成第二介电层。

在本发明的一实施例中，所述沟槽式栅极金氧半场效晶体管的制造方法还包括：在所述沟槽侧边的所述外延层中形成主体区；以及在所述沟槽侧边的所述主体区中形成掺杂区，其中所述沟槽电极结构的所述上部电极至所述掺杂区的距离非等距。

基于所述，在本发明的沟槽金氧半导体元件中，将上部电极设计为具有交替排列的宽部分(如第一部分)和窄部分(如第二部分)，可降低上部电极与相邻的掺杂区之间的寄生电容，而使得沟槽金氧半导体元件具有较快的反应速度。

为让本发明的所述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1及图2为依据本发明一些实施例所示出的一种沟槽式栅极金氧半场效晶体管的局部立体示意图。

图3为沿图1的i-i线所示出的剖面示意图。

图4及图5为依据本发明一些实施例所示出的沟槽式栅极金氧半场效晶体管的简化上视图。

图6a至图6e为依据本发明一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。

具体实施方式

本发明提供一种沟槽式栅极金氧半场效晶体管，其通过调整沟槽中上部电极的形状，改变上部电极侧壁产生寄生电容的有效面积，以降低栅极-源极间的寄生电容并提升元件效能。

图1及图2为依据本发明一些实施例所示出的一种沟槽式栅极金氧半场效晶体管的局部立体示意图。图3为沿图1的i-i线所示出的剖面示意图。图4及图5为依据本发明一些实施例所示出的沟槽式栅极金氧半场效晶体管的简化上视图。

请参照图1至图5，一种沟槽式栅极金氧半场效晶体管10包括衬底100以及沟槽电极结构ts。在一实施例中，衬底100包括基层102以及配置于基层102上的外延层104，且衬底100中具有至少一沟槽t。在一实施例中，沟槽t沿第一方向延伸，且沟槽t的宽度实质上相同。更具体地说，沟槽t具有实质上垂直的侧壁。在一实施例中，外延层104与基层102的导电型相同，例如是第一导电型(n型)外延层。

在一实施例中，沟槽电极结构ts位于主动区中。在一实施例中，沟槽电极结构ts配置于沟槽t中且包括下部电极bg、第一介电层106、上部电极tg及第一绝缘层108。下部电极bg配置于沟槽t中。第一介电层106配置于下部电极bg与外延层104之间。上部电极tg配置于沟槽t中且位于下部电极bg上。第一绝缘层108配置于下部电极bg与上部电极tg之间。

如图1、图4及图5所示，上部电极tg具有沿第一方向交替设置的多个第一部分p1与多个第二部分p2，且第一部分p1的宽度w1大于第二部分p2的宽度w2。此方式可减少上部电极侧壁产生寄生电容的有效面积，以降低栅极-源极间的寄生电容并提升元件效能。

在一实施例中，第一介电层106具有分开的多个突起部107，且上部电极tg的每个第二部分p2侧边配置有至少一个突起部107。在一实施例中，如图4所示，上部电极tg的每个第二部分p2侧边配置有两个突起部107。在另一实施例中，如图5所示，上部电极tg的每个第二部分p2侧边仅配置有一个突起部107。

更具体地说，如图2所示，第一介电层106具有一个u形部105与多个突起部107，u形部105配置于沟槽t的底面与下部侧面上，且多个突起部107沿第一方向配置于沟槽t的上部侧面上。在一实施例中，第一介电层106的u形部105环绕下部电极bg的底面与侧面，且环绕第一绝缘层108的侧面。在一实施例中，第一介电层106的突起部107与上部电极tg的第二部分p2互相嵌合。

在一实施例中，相邻的沟槽电极结构ts的上部电极tg的第一部分p1(或第二部分p2)彼此交错。更具体地说，如图4以及图5所示，左侧的沟槽电极结构ts的上部电极tg的第一部分p1对应右侧的沟槽电极结构ts的上部电极tg的第二部分p2，且左侧的沟槽电极结构ts的上部电极tg的第二部分p2对应右侧的沟槽电极结构ts的上部电极tg的第一部分p1。当然，本发明并不以此为限。在另一实施例中，视工艺需要，相邻的沟槽电极结构ts的上部电极tg的第一部分p1(或第二部分p2)也可以彼此对应。

在一实施例中，沟槽电极结构ts还包括第二介电层110，其配置于上部电极tg的第一部分p1与外延层104之间。更具体地说，第二介电层110仅配置于上部电极tg的第一部分p1与外延层104之间，未配置于上部电极tg的第二部分p2与第一介电层106的突起部107之间。在一实施例中，第二介电层110还延伸配置于沟槽t外的外延层104的表面上。

在一实施例中，沟槽电极结构ts的上部电极tg的第一部分p1的长度相同。在另一实施例中，沟槽电极结构ts的上部电极tg的至少一个第一部分p1的长度可不同于其他第一部分p1的长度。

在一实施例中，沟槽电极结构ts的上部电极tg的第二部分p2的长度相同。在另一实施例中，沟槽电极结构ts的上部电极tg的至少一个第二部分p2的长度可不同于其他第二部分p2的长度。

在一实施例中，沟槽电极结构ts中，下部电极bg的宽度实质上相同。在一实施例中，沟槽电极结构ts中，下部电极bg的宽度介于上部电极tg的第一部分p1的宽度与第二部分p2的宽度之间。

在一实施例中，沟槽式栅极金氧半场效晶体管10还包括主体区112以及掺杂区114。主体区112配置于沟槽电极结构ts侧边的外延层104中。在一实施例中，主体区112与外延层104的导电型相反，例如是第二导电型(p型)主体区。掺杂区114配置于沟槽电极结构ts侧边的主体区112中。在一实施例中，掺杂区114与外延层104的导电型相同，例如是第一导电型(n型)掺杂区。

在本发明的沟槽式栅极金氧半场效晶体管10中，上部电极tg作为栅极，下部电极bg作为遮蔽电极或源电极，掺杂区114作为源极，且基层102作为漏极。在一实施例中，第二介电层110作为栅介电层，而第一绝缘层108的作为栅极与遮蔽栅极之间的闸间绝缘层。

特别要说明的是，沟槽电极结构ts的上部电极tg至掺杂区114的距离非等距。更具体地说，沟槽电极结构ts的上部电极tg至掺杂区114的距离呈周期变化，其第一部分p1会与掺杂区114产生栅极-源极间的寄生电容，而其第二部分p2不会与掺杂区114产生栅极-源极间的寄生电容。此方式可减少上部电极侧壁产生寄生电容的有效面积，以降低栅极-源极间的寄生电容并提升元件效能。

以下，将说明本发明的沟槽式栅极金氧半场效晶体管的一种制造方法。图6a至图6e为依据本发明一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。

请参照图6a，在基层102上形成外延层104。在一实施例中，基层102为具有第一导电型的半导体基层，例如是n型重掺杂的硅基层。在一实施例中，外延层104为具有第一导电型的外延层，例如是n型轻掺杂的外延层。

接着，在外延层104中形成至少一沟槽t，且沟槽t沿第一方向延伸。在一实施例中，在外延层104上形成掩模层。接着，以掩模层为掩模进行蚀刻工艺，以移除部分外延层104。然后，移除掩模层。

然后，在沟槽t的整个表面上形成第一介电材料层105。在一实施例中，第一介电材料层105的材料包括氧化硅，其形成方法包括热氧化工艺或化学气相沉积(cvd)工艺。

请参照图6b，在沟槽t中依序形成下部电极bg、第一绝缘层108以及牺牲层109。在一实施例中，在第一介电材料层105上形成第一导体材料层，且第一导体材料层填满沟槽t。第一导体材料层的材料包括掺杂多晶硅，其形成方法包括先进行化学气相沉积工艺，再进行化学机械研磨工艺和/或回蚀刻工艺，移除部分第一导体材料层以形成下部电极bg。

接着，在下部电极bg上形成第一绝缘层108。在一实施例中，第一绝缘层108的材料包括氧化硅，其形成方法包括热氧化工艺。

然后，在第一绝缘层108上形成牺牲材料层，且牺牲材料层填满沟槽t。在一实施例中，牺牲材料层的材料包括光致抗蚀剂材料或介电材料。在一实施例中，牺牲层109对第一介电材料层105或第一绝缘层108的蚀刻选择比大于5或甚至大于10。牺牲材料层的形成方法包括先进行旋涂法或化学气相沉积工艺，再进行化学机械研磨工艺和/或回蚀刻工艺，移除部分牺牲材料层以形成牺牲层109。

请参照图6c，图案化所述第一介电材料层105，以形成具有分开的多个突起部107的第一介电层106。更具体地说，第一介电层106具有一个u形部105与多个突起部107，如图2的立体示意图所示。在一实施例中，在外延层104上形成掩模层。接着，以掩模层为掩模进行蚀刻工艺，以移除位于沟槽t的上部侧壁上的部分第一介电材料层105。然后，移除掩模层。

请参照图6d，移除牺牲层109。在一实施例中，移除牺牲层109的方法包括进行蚀刻工艺。移除牺牲层109之后，沟槽t中会剩下宽窄交错的空间，如图2的立体示意图所示。

请参照图6e，在所述沟槽t中形成上部电极tg。在一实施例中，在第一绝缘层108上形成第二导体材料层，且第二导体材料层填满沟槽t。第二导体材料层的材料包括掺杂多晶硅，其形成方法包括先进行化学气相沉积工艺，再进行化学机械研磨工艺和/或回蚀刻工艺，移除部分第二导体材料层以形成上部电极tg。在一实施例中，上部电极tg具有沿第一方向交替设置的多个第一部分p1与多个第二部分p2，所述第一部分p1的宽度w1大于所述第二部分p2的宽度w2，且上部电极tg的每个第二部分p2侧边配置有第一介电层106的二个突起部107。

在一实施例中，在移除牺牲层109之后以及形成上部电极tg之前，还包括在上部电极tg的第一部分p1与外延层104之间形成第二介电层110。在一实施例中，第二介电层110的材料包括氧化硅，其形成方法包括进行热氧化工艺。

然后，在外延层104中形成主体区112。在一实施例中，主体区112为具有第二导电型的主体区，例如是p型主体区，其形成方法包括进行离子植入工艺。

之后，在主体区112中形成掺杂区114。在一实施例中，掺杂区114为具有第一导电型的掺杂区114，例如是n型重掺杂区，且其形成方法包括进行离子植入工艺。至此，完成本发明的沟槽式栅极金氧半场效晶体管10的制作。

在以上的实施例中，是以第一导电型为n型，第二导电型为p型为例来说明，但不用以限定本发明。在另一实施例中，第一导电型可为p型，第二导电型可为n型。

综上所述，在本发明的沟槽金氧半导体元件中，将上部电极设计为具有交替排列的宽部分(如第一部分)和窄部分(如第二部分)，可降低上部电极与相邻的掺杂区之间的寄生电容，而使得沟槽金氧半导体元件具有较快的反应速度。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定者为准。