集成扇出型封装及其形成方法与流程

本发明实施例是涉及一种集成扇出型封装及其形成方法。

背景技术：

近年来，由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度持续提高，半导体行业已经历了快速成长。在很大程度上，集成密度的这种提高来自于最小特征大小(minimumfeaturesize)的连续减小，这使得在给定区域中能够集成有更多组件。

与先前的封装相比，这些较小的电子组件也需要占据较小面积的较小的封装。半导体封装类型的实例包括方形扁平封装(quadflatpackages，qfp)、针格阵列(pingridarray，pga)封装、球格阵列(ballgridarray，bga)封装、倒装芯片(flipchip，fc)、三维集成电路(three-dimensionalintegratedcircuit，3dic)、芯片级封装(waferlevelpackage，wlp)及叠层封装(packageonpackage，pop)装置等。目前，集成扇出型封装因其紧凑性(compactness)而变得越来越流行。然而，散热(heatdissipation)是各种封装的挑战。

技术实现要素：

根据本发明的一些实施例，一种集成扇出型封装包括第一半导体芯片、多个集成扇出型穿孔、包封层及重布线层结构。所述第一半导体芯片包括散热层，且所述散热层覆盖第一半导体芯片的第一表面的至少百分之三十。所述集成扇出型穿孔位于第一半导体芯片旁边。所述包封层包封集成扇出型穿孔。所述重布线层结构位于第一半导体芯片的第一侧且热连接到第一半导体芯片的散热层。

附图说明

图1a到图1f是根据一些实施例的一种形成集成扇出型封装的方法的剖视图。

图2是根据一些实施例的集成扇出型封装的简化俯视图。

图3是根据一些实施例的集成扇出型封装的散热层的俯视图。

图4是根据替代实施例的集成扇出型封装的散热层的俯视图。

图5到图8是根据替代实施例的集成扇出型封装的剖视图。

具体实施方式

以下公开内容提供用于实作所提供主题的不同特征的许多不同实施例或实例。以下出于以简化方式传达本公开内容的目的来阐述组件及排列形式的具体实例。当然，这些仅为实例而并非旨在进行限制。举例来说，以下说明中将第二特征形成在第一特征“之上”或第一特征“上”可包括其中第二特征与第一特征形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成附加特征、从而使得所述第二特征与所述第一特征可能不直接接触的实施例。另外，可使用相同的参考编号及/或字母来指代本公开的各种实例中的相同或相似的部分。重复使用参考编号是出于简明及清晰的目的，而其自身并不表示所论述的各种实施例及/或配置之间的关系。

此外，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“位于…上(on)”、“位于…之上(over)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语以便于阐述图中所示的一个组件或特征与另一(其他)组件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有另外取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。

也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维封装或三维集成电路装置进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试接垫(testpad)，以便能够对三维(threedimensional，3d)封装或三维集成电路进行测试、对探针及/或探针卡(probecard)进行使用等。可对中间结构以及最终结构执行验证测试。另外，可将本文中所公开的结构及方法与包括对已知良好管芯(knowngooddie)进行中间验证的测试方法结合使用，以提高良率并降低成本。

本文中，“热(thermal)”或“导热性(thermallyconductive)”组件表明所述组件配置成将热量从结构的内部传导到结构的外部。在一些实施例中，热组件既是导热性的又是导电性的。在替代实施例中，热组件仅是导热性的。

本文中，当将组件阐述为“热连接到(thermallyconnectedto)”另一组件时，意味着所述组件直接接触或在实体上接触所述另一组件，抑或在所述组件与所述另一组件之间定位有少数的导热性组件。

图1a到图1f是根据一些实施例的一种形成集成扇出型封装的方法的剖视图。图2是根据一些实施例的集成扇出型封装的简化俯视图，其中为简明及清晰说明起见，示出少数的组件，例如集成扇出型热穿孔、热通孔、重布线层结构及散热层。

参照图1a，提供载板c，在载板c上形成有重布线层结构102。在一些实施例中，在载板c与重布线层结构102之间形成有剥离层db。在一些实施例中，载板c是非半导体材料，例如玻璃载板、陶瓷载板、有机载板等。在一些实施例中，剥离层db包含紫外线(ultra-violet，uv)胶、光-热转换(light-to-heatconversion，lthc)胶等，但也可使用其他类型的粘合剂。剥离层db可在光的热量作用下分解，从而将载板c从形成在载板c上的结构释放。

在一些实施例中，在说明书通篇中将重布线层结构102称为“前侧重布线层结构”。在一些实施例中，重布线层结构102包括通过多个聚合物层104进行嵌置的多个重布线层103。在一些实施例中，重布线层103中的每一者包含铜、镍、钛、其组合等，且通过光刻工艺、镀覆工艺及光刻胶剥除工艺(photoresiststrippingprocess)来形成。在一些实施例中，聚合物层104中的每一者包含例如聚苯并恶唑(polybenzoxazole，pbo)、聚酰亚胺(polyimide，pi)、苯并环丁烯(benzocyclobutene，bcb)、其组合等聚合物材料，且通过例如旋转涂布、叠层、沉积等合适的制作技术来形成。在一些实施例中，重布线层结构102还包括配置成连接到半导体芯片的多个连接垫(connectingpad)105。

参照图1b，在重布线层结构102之上形成多个集成扇出型穿孔(throughintegratedfan-outvia)tiv。在一些实施例中，集成扇出型穿孔tiv电连接到重布线层结构102。在一些实施例中，集成扇出型穿孔tiv包含铜、镍、钛、其组合等，且通过光刻工艺、镀覆工艺及光刻胶剥除工艺来形成。在一些实施例中，在形成集成扇出型穿孔tiv的步骤期间会形成至少一个集成扇出型热穿孔(thermalthroughintegratedfan-outvia)ttiv。在一些实施例中，所述至少一个集成扇出型热穿孔ttiv与集成扇出型穿孔tiv是在同一工艺步骤中通过同一光刻掩模(photolithographymask)来界定。集成扇出型热穿孔ttiv配置成构成散热路径的一部分。在一些实施例中，所述至少一个集成扇出型热穿孔ttiv的尺寸(例如，宽度、高度及/或节距(pitch))与集成扇出型穿孔tiv的尺寸相同。在替代实施例中，所述至少一个集成扇出型热穿孔ttiv与集成扇出型穿孔tiv可具有不同的尺寸。举例来说，所述至少一个集成扇出型热穿孔ttiv的宽度大于集成扇出型穿孔tiv的宽度，以更有效地散热。

在一些实施例中，集成扇出型热穿孔ttiv包含与集成扇出型穿孔tiv的材料相同的材料。在替代实施例中，集成扇出型热穿孔ttiv包含与集成扇出型穿孔tiv的材料不同的材料。

然后，在重布线层结构102上放置第一半导体芯片100并将第一半导体芯片100结合到重布线层结构102。在一些实施例中，将第一半导体芯片100放置成与所述至少一个集成扇出型热穿孔ttiv相邻且位于集成扇出型穿孔tiv旁边。在一些实施例中，所述至少一个集成扇出型热穿孔ttiv位于第一半导体芯片100与集成扇出型穿孔tiv中的一者之间。

在一些实施例中，第一半导体芯片100包括衬底100a、一个或多个连接件100b、一个或多个凸块100c及散热层100d。衬底100a包括(例如但不限于)经掺杂或未经掺杂的块状硅(bulksilicon)或者绝缘体上半导体(semiconductor-on-insulator，soi)衬底的有源层。连接件100b与散热层100d位于第一半导体芯片100的相对的两个表面上。在一些实施例中，散热层100d形成在第一半导体芯片100的第一表面(例如，背表面)上，而连接件100b形成在第一半导体芯片100的与第一表面相对的第二表面(例如，前表面)上。在一些实施例中，第一半导体芯片100是系统芯片(system-on-chip，soc)管芯。在一些实施例中，第一半导体芯片100包括高电力电路(powercircuit)。

在一些实施例中，散热层100d具有大于约50w/m*k或约100w/m*k的高热导率(thermalconductivity)。在一些实施例中，散热层100d包含金属及/或金属合金，且通过例如物理气相沉积(physicalvapordeposition，pvd)、溅镀、蒸镀、化学气相沉积(chemicalvapordeposition，cvd)或电镀等合适的方法来形成。在替代实施例中，散热层100d包含具有高热导率的复合材料。在一些实施例中，散热层包含al、cu、ni、co、ti、w、碳化硅、氮化铝、石墨或其组合，但也可使用其他类型的散热材料。

在一些实施例中，散热层100d是毯覆层(blanketlayer)，所述毯覆层覆盖第一半导体芯片100的整个背表面，如图3所示。在替代实施例中，散热层100d是图案化层，所述图案化层覆盖第一半导体芯片100的背表面的一部分。举例来说，散热层100d中具有至少一个开口o，如图4所示。在一些实施例中，散热层100d可根据需要而为块形状、条形状、环形状或任何形状。

在一些实施例中，连接件100b形成为第一半导体芯片100的顶部部分，且电连接到第一半导体芯片100的下伏接垫或内连结构。连接件100b可包括含铜柱，且利用电镀工艺来形成。凸块100c形成在连接件100b上，且可包括焊料凸块，并且利用落球工艺(balldropprocess)或电镀工艺来形成。在一些实施例中，连接件100b及/或凸块100c构成第一半导体芯片100的连接件的一些部分。

在一些实施例中，对第一半导体芯片100进行倒装，以使得第一半导体芯片100的第二表面或前表面面向下(如图所示)，以便随后结合到重布线层结构102。在一些实施例中，以连接件100b(或凸块100c)面对重布线层结构102的方式将第一半导体芯片100结合到重布线层结构102。在一些实施例中，将第一半导体芯片100的凸块100c结合到重布线层结构102的连接垫105。

参照图1c，形成底部填充胶层uf1，以填充重布线层结构102与第一半导体芯片100之间的空间。在一些实施例中，底部填充胶层uf1形成为环绕连接件100b及凸块100c。在一些实施例中，底部填充胶层uf1包含模制化合物(例如，环氧树脂)，且利用点胶(dispensing)技术、注入(injecting)技术及/或喷洒(spraying)技术来形成。

然后，利用包封层e来包封第一半导体芯片100、集成扇出型穿孔tiv及至少一个集成扇出型热穿孔ttiv。在一些实施例中，在载板c之上形成包封层e，以包封或环绕集成扇出型穿孔tiv的侧壁、所述至少一个集成扇出型热穿孔ttiv的侧壁、以及第一半导体芯片100的侧壁及顶部。在一些实施例中，包封层e包含模制化合物、模制底部填充胶、树脂或类似材料(例如，环氧树脂)。在一些实施例中，包封层e包含例如聚苯并恶唑(pbo)、聚酰亚胺、苯并环丁烯(bcb)、其组合等聚合物材料，且通过以下工艺来形成：模制工艺然后是磨削(grinding)工艺，直到暴露出集成扇出型穿孔tiv的表面以及集成扇出型热穿孔ttiv的表面。

参照图1d，在第一半导体芯片100之上形成重布线层结构106。在一些实施例中，形成重布线层结构106以热连接到第一半导体芯片100的散热层100d。在一些实施例中，在说明书通篇中，将重布线层结构106称为“背侧重布线层结构”或“热重布线层结构”。在一些实施例中，重布线层结构106包含铜、镍、钛、其组合等，且通过光刻工艺、镀覆工艺及光刻胶剥除工艺来形成。

在一些实施例中，在形成重布线层结构106的步骤期间会形成至少一个热通孔(thermalvia)tv，并且所述至少一个热通孔tv位于重布线层结构106与第一半导体芯片100的散热层100d之间且在实体上接触重布线层结构106及第一半导体芯片100的散热层100d。

在一些实施例中，对包封层e执行图案化步骤，以在包封层e中形成至少一个开口107。在一些实施例中，开口107暴露出散热层100d的一部分。在一些实施例中，图案化步骤包括激光钻孔(laserdrilling)工艺、干式蚀刻工艺、合适的图案化方法或其组合。然后，在包封层e的表面上形成金属层，且金属层填充在开口107中。在一些实施例中，根据工艺要求，在重布线层结构106中可包括多于一个金属层或者一个或多个聚合物层。

参照图1e，提供包括第二半导体芯片201的封装200，且接着将封装200结合到第一半导体芯片100。封装200可为芯片级芯片规模封装(wafer-levelchip-scalepackage，wlcsp)、动态随机存取存储器(dynamicrandomaccessmemory，dram)封装或其他封装。在一些实施例中，封装200还包括导电结构202、多个凸块206、以及多个热凸块(thermalbump)tb1及tb2。

在一些实施例中，导电结构202是重布线层结构。在一些实施例中，导电结构202是位于第二半导体芯片201的前侧的前侧重布线层结构。在替代实施例中，导电结构202是位于第二半导体芯片201的背侧的背侧重布线层结构。在替代实施例中，导电结构202是其中具有导电层的有机衬底或陶瓷衬底。

在一些实施例中，导电结构202包括通过多个聚合物层204进行嵌置的多个导电层203。在一些实施例中，导电层203中的每一者包含铜、镍、钛、其组合等，且通过光刻工艺、镀覆工艺及光刻胶剥除工艺来形成。在一些实施例中，聚合物层204中的每一者包含例如聚苯并恶唑(pbo)、聚酰亚胺(pi)、苯并环丁烯(bcb)、其组合等聚合物材料，且通过例如旋转涂布、叠层、沉积等合适的制作技术来形成。在一些实施例中，导电结构202还包括配置成连接到凸块或半导体芯片的多个连接垫205。

在导电结构202的连接垫205上形成凸块206。在一些实施例中，凸块206可包括焊料凸块，且利用落球工艺或电镀工艺来形成。在一些实施例中，在形成凸块206的步骤期间会形成一个或多个热凸块tb1及tb2。在一些实施例中，凸块206电连接到集成扇出型穿孔tiv，热凸块tb1热连接到热通孔tv且因此热连接到散热层100d，且热凸块tb2热连接到重布线层结构106且因此热连接到集成扇出型热穿孔ttiv。

在一些实施例中，凸块206与热凸块tb1及tb2是在同一工艺步骤中形成。热凸块tb1及tb2中的每一者配置成构成散热路径的一部分。在一些实施例中，热凸块tb1及tb2的尺寸(例如，宽度及/或节距)与凸块206的尺寸相同。在替代实施例中，热凸块tb1及tb2中的至少一者与凸块206可具有不同的尺寸。举例来说，热凸块tb1或tb2的宽度大于凸块206的宽度，以更有效地散热。

在一些实施例中，热凸块tb1及tb2包含与凸块206的材料相同的材料。在替代实施例中，热凸块tb1及tb2包含与凸块206的材料不同的材料。

然后，形成底部填充胶层uf2，以填充重布线层结构106与封装200之间的空间。在一些实施例中，底部填充胶层uf2形成为环绕凸块206以及热凸块tb1及tb2。在一些实施例中，底部填充胶层uf2包含模制化合物(例如，环氧树脂)，且利用点胶技术、注入技术及/或喷洒技术来形成。

参照图1f，从重布线层结构102剥离载板c。在一些实施例中，剥离层db在光的热量作用下分解，且然后将载板c从形成在载板c上的结构释放。

然后，将最下的聚合物层104图案化，以形成开口从而暴露出重布线层结构102的连接垫或最下的重布线层103。在一些实施例中，通过激光钻孔工艺、干式蚀刻工艺、合适的图案化方法或其组合来形成开口。然后，在重布线层结构102的连接垫之上放置凸块108且将凸块108结合到重布线层结构102的连接垫。在一些实施例中，凸块108可为焊料凸块，且/或可包括金属柱(例如，铜柱)、形成在金属柱上的焊料帽(soldercap)及/或类似组件。可分别通过例如蒸镀、电镀、落球或网版印刷等合适的工艺来形成凸块108。因此，完成集成扇出型封装10的制作。

在一些实施例中，当操作第一半导体芯片100时，在第一半导体芯片100的内部产生至少一个热点(hotspot)hs，如图1f所示。在一些实施例中，在第一半导体芯片100的一个隅角(corner)处产生热点hs，因此热通孔tv、集成扇出型热穿孔ttiv及重布线层结构106的金属线靠近热点hs排列，以更有效地散热，如图2所示。

在一些实施例中，存在至少四个散热路径p1到p4，所述至少四个散热路径p1到p4中的每一者有助于使在第一半导体芯片100的内部产生的热量散逸到第一半导体芯片100的外部，如图1f所示。在一些实施例中，由芯片产生的一部分热量通过散热路径p1依序沿着连接件100b、凸块100c及重布线层结构102、以及凸块108散逸到大气(或外部环境)中。由芯片产生的另一部分热量通过散热路径p2依序沿着散热层100d、至少一个热通孔tv、重布线层结构106、热凸块tb1或tb2及导电结构202散逸到大气中。由芯片产生的另一部分热量通过散热路径p3依序沿着散热层100d、至少一个热通孔tv、重布线层结构106、至少一个集成扇出型热穿孔ttiv及重布线层结构102散逸到大气中。由芯片产生的另一部分热量通过散热路径p4依序沿着散热层100d、至少一个热通孔tv及重布线层结构106散逸到大气中。

可对集成扇出型封装作出可能的修改及变更。提供这些修改及变更仅用于说明起见，而并非视为对本公开进行限制。图5到图8是根据替代实施例的集成扇出型封装的剖视图。

图5所示集成扇出型封装20相似于图1f所示集成扇出型封装10，且这两个封装之间的不同之处在于，图5所示的集成扇出型封装20设置成不具有热通孔tv。在一些实施例中，形成重布线层结构106以在实体上接触第一半导体芯片100的散热层100d。在一些实施例中，在集成扇出型封装20中设置有至少一个热凸块tb1，且所述至少一个热凸块tb1热连接到重布线层结构106且因此热连接到散热层100d。在替代实施例中，集成扇出型封装20设置成不具有热凸块tb1。

图6所示集成扇出型封装30相似于图1f所示集成扇出型封装10，且这两个封装之间的不同之处在于，在图1f所示此横截面中示出一个热通孔tv及一个热凸块tb1，而在图6所示此横截面中示出多个热通孔tv及多个热凸块tb1。具体来说，热通孔tv及热凸块tb1规则地或不规则地以阵列形式排列。

图7所示集成扇出型封装40相似于图1f所示集成扇出型封装10，且这两个封装之间的不同之处在于，集成扇出型封装10的集成扇出型热穿孔ttiv及热凸块tb2排列在第一半导体芯片100的一侧，而集成扇出型封装40的集成扇出型热穿孔ttiv及热凸块tb2排列在第一半导体芯片100的两侧。

图6所示集成扇出型封装30的设计理念与图7所示集成扇出型封装40的设计理念可相结合，以提供如图8所示能够更有效地散热的集成扇出型封装50。

以下参照图1f以及图5到图8来对集成扇出型封装的结构进行说明。在一些实施例中，集成扇出型封装10/20/30/40/50包括第一半导体芯片100、多个集成扇出型穿孔tiv、包封层e及重布线层结构106。

第一半导体芯片100包括位于第一半导体芯片100的第一侧(例如，背侧)上的散热层100d。在一些实施例中，散热层100d包含al、cu、ni、co、ti、w、碳化硅、氮化铝、石墨或其组合。在一些实施例中，散热层100d覆盖第一半导体芯片100的第一表面(例如，背表面)的至少一部分。在一些实施例中，散热层100d覆盖第一半导体芯片100的第一表面(例如，背表面)的至少百分之三十。

在一些实施例中，散热层100d的面积对第一半导体芯片10的总背侧面积(或芯片面积)的比率大于约0.30或0.50。在一些实施例中，散热层100d对第一半导体芯片100的面积比率可为(例如但不限于)约0.30、0.35、0.40、0.45、0.50、0.55、0.60、0.65、0.70、0.75、0.80、0.85、0.90、0.95、1.00，包括前述值的任何两者之间的任何范围以及多于前述值的任一者的任何范围。在一些实施例中，散热层100d对第一半导体芯片100的面积比率配置成能够提高散热效率。

在一些实施例中，散热层100d完全覆盖第一半导体芯片100的第一表面(例如，背表面)。具体来说，散热层100d的面积实质上相同于第一半导体芯片100的芯片面积。举例来说，散热层100d可为例如固体金属块等毯覆层，如图3所示。然而，本公开并非仅限于此。

在替代实施例中，散热层100d可覆盖与第一半导体芯片100的热点hs对应的背侧区。举例来说，散热层100d中具有开口o，如图4所示。开口o为圆形、椭圆形、正方形、矩形、多边形或其组合。在一些实施例中，为了使第一半导体芯片100的散热达到均衡，可将散热层100d设计成具有一个或多个开口，以使得热量可均匀地分布在整个芯片上。在一些实施例中，在第一半导体芯片100的热点hs上，所述芯片的对应背侧被散热层100d完全覆盖。相比之下，在第一半导体芯片100的较少热部分上，散热层100d中的开口可使得在第一半导体芯片100中实现均衡的热分布。

在一些实施例中，第一半导体芯片100还包括位于与第一表面(例如，背表面)相对的第二表面(例如，前表面)上的连接件100c及可选凸块100b，且连接件100d及可选凸块100b电连接到位于第一半导体芯片100的与第一侧(例如，背侧)相对的第二侧(例如，前侧)的另一重布线层结构102。

集成扇出型穿孔tiv位于第一半导体芯片100旁边。包封层e包封集成扇出型穿孔tiv。重布线层结构106位于第一半导体芯片100的第一侧(例如，背侧)且热连接到第一半导体芯片100的散热层100d。

在一些实施例中，集成扇出型封装10/20/30/40/50还包括至少一个集成扇出型热穿孔ttiv，所述至少一个集成扇出型热穿孔ttiv位于第一半导体芯片100与集成扇出型穿孔tiv中的一者之间，且包封层e还包封所述至少一个集成扇出型热穿孔ttiv。

在一些实施例中，集成扇出型封装10/30/40/50还包括至少一个热通孔tv，所述至少一个热通孔tv位于重布线层结构106与第一半导体芯片100的散热层100d之间且在实体上接触重布线层结构106及第一半导体芯片100的散热层100d，并且包封层e还包封所述至少一个热通孔tv。在一些实施例中，多个热通孔tv均匀地分布在芯片区中。在替代实施例中，多个热通孔tv随机地且不均匀地分布在芯片区中。在一些实施例中，热通孔tv为圆形、椭圆形、正方形、矩形、多边形或其组合。热通孔tv的形状、大小、变型、配置及/或分布可根据工艺要求进行调整。

在替代实施例中，在封装中不设置热通孔tv，以使得重布线层结构106在实体上接触第一半导体芯片100的散热层100d，如在图5的集成扇出型封装20中所示。

在一些实施例中，集成扇出型封装10/20/30/40/50还包括电连接到第一半导体芯片100的第二半导体芯片201、以及位于第二半导体芯片201与重布线层结构106之间的热凸块tb1及tb2。热凸块tb1及tb2热连接到所述至少一个热通孔tv。在一些实施例中，重布线层结构106位于所述至少一个热通孔tv与所述至少一个热凸块tb1之间且在实体上接触所述至少一个热通孔tv及所述至少一个热凸块tb1。在一些实施例中，重布线层结构106位于所述至少一个集成扇出型热穿孔ttiv与所述至少一个热凸块tb2之间且在实体上接触所述至少一个集成扇出型热穿孔ttiv及所述至少一个热凸块tb2。

在一些实施例中，所述至少一个热通孔tv的尺寸大于集成扇出型穿孔tiv或集成扇出型热穿孔ttiv的尺寸。在替代实施例中，所述至少一个热通孔tv的尺寸可等于或小于集成扇出型穿孔tiv或集成扇出型热穿孔ttiv的尺寸。

综上所述，在本公开的一些实施例中，通过在芯片的热点周围设置散热层、热重布线层结构、热通孔、热凸块及集成扇出型热穿孔中的至少一者，封装的散热效率大大提高。在一些实施例中，还可根据需要在封装中设置例如衬底热穿孔(thermalthroughsubstratevia)等其他热组件。通过采用本公开的一些实施例的散热方案，不仅会降低封装的操作温度，且也会消除热点。封装性能因此得以改善。

根据本公开的一些实施例，一种集成扇出型封装包括第一半导体芯片、多个集成扇出型穿孔、包封层及重布线层结构。所述第一半导体芯片包括散热层，且所述散热层覆盖第一半导体芯片的第一表面的至少百分之三十。所述集成扇出型穿孔位于第一半导体芯片旁边。所述包封层包封集成扇出型穿孔。所述重布线层结构位于第一半导体芯片的第一侧且热连接到第一半导体芯片的散热层。

在一些实施例中，所述散热层完全覆盖所述第一半导体芯片的所述第一表面。

在一些实施例中，所述散热层包含al、cu、ni、co、ti、w、碳化硅、氮化铝、石墨或其组合。

在一些实施例中，所述集成扇出型封装还包括至少一个热通孔，所述至少一个热通孔位于所述重布线层结构与所述第一半导体芯片的所述散热层之间且在实体上接触所述重布线层结构及所述第一半导体芯片的所述散热层，其中所述包封层还包封所述至少一个热通孔。

在一些实施例中，所述集成扇出型封装还包括：第二半导体芯片，电连接到所述第一半导体芯片；以及至少一个热凸块，位于所述第二半导体芯片与所述重布线层结构之间，其中所述至少一个热凸块热连接到所述第一半导体芯片的所述散热层。

在一些实施例中，所述重布线层结构在实体上接触所述第一半导体芯片的所述散热层。

在一些实施例中，所述集成扇出型封装还包括至少一个集成扇出型热穿孔，所述至少一个集成扇出型热穿孔位于所述第一半导体芯片与所述多个集成扇出型穿孔中的一者之间，其中所述包封层还包封所述至少一个集成扇出型热穿孔。

在一些实施例中，所述第一半导体芯片还包括位于所述第一半导体芯片的第二表面上的连接件，所述第二表面与所述第一表面相对，且所述连接件电连接到位于所述第一半导体芯片的与所述第一侧相对的第二侧处的另一重布线层结构。

根据本公开的替代实施例，一种集成扇出型封装包括第一半导体芯片、多个集成扇出型穿孔、重布线层结构、至少一个热通孔、包封层及第二半导体芯片。所述第一半导体芯片包括位于第一半导体芯片的第一表面上的散热层。所述集成扇出型穿孔位于第一半导体芯片旁边。所述重布线层结构位于第一半导体芯片之上且热连接到散热层。所述至少一个热通孔位于重布线层结构与第一半导体芯片的散热层之间且在实体上接触重布线层结构及第一半导体芯片的散热层。所述包封层包封所述多个集成扇出型穿孔及所述至少一个热通孔。所述第二半导体芯片位于重布线层结构之上且电连接到第一半导体芯片。

在一些实施例中，所述散热层完全覆盖所述第一半导体芯片的所述第一表面。

在一些实施例中，所述散热层中具有至少一个开口。

在一些实施例中，所述散热层包含al、cu、ni、co、ti、w、碳化硅、氮化铝、石墨或其组合。

在一些实施例中，所述集成扇出型封装还包括至少一个热凸块，所述至少一个热凸块位于所述第二半导体芯片与所述重布线层结构之间，其中所述至少一个热凸块热连接到所述至少一个热通孔。

在一些实施例中，所述集成扇出型封装还包括至少一个集成扇出型热穿孔，所述至少一个集成扇出型热穿孔位于所述至少一个热通孔与所述多个集成扇出型穿孔中的一者之间，其中所述包封层还包封所述至少一个集成扇出型热穿孔。

在一些实施例中，所述第一半导体芯片还包括位于所述第一半导体芯片的第二表面上的连接件，所述第二表面与所述第一表面相对，且所述连接件电连接到另一重布线层结构。

根据本公开的又一些替代实施例，一种形成集成扇出型封装的方法包括至少以下步骤。在第一重布线层结构之上形成多个集成扇出型穿孔。在第一重布线层结构之上放置第一半导体芯片，其中所述第一半导体芯片包括位于第一半导体芯片的相对的两个表面上的至少一个连接件及散热层，且所述至少一个连接件面对第一重布线层结构。使用包封层包封第一半导体芯片及所述多个集成扇出型穿孔。在第一半导体芯片之上形成第二重布线层结构，其中所述第二重布线层结构热连接到第一半导体芯片的散热层。

在一些实施例中，所述方法还包括在所述形成所述第二重布线层结构的步骤期间形成至少一个热通孔，其中所述至少一个热通孔位于所述第二重布线层结构与所述第一半导体芯片的所述散热层之间且在实体上接触所述第二重布线层结构及所述第一半导体芯片的所述散热层。

在一些实施例中，所述方法还包括在所述形成所述多个集成扇出型穿孔的步骤期间形成至少一个集成扇出型热穿孔，其中所述至少一个集成扇出型热穿孔位于所述第一半导体芯片与所述多个集成扇出型穿孔中的一者之间。

在一些实施例中，所述方法还包括将包括第二半导体芯片的封装结合到所述第一半导体芯片，其中所述封装还包括多个凸块及至少一个热凸块，所述多个凸块电连接到所述多个集成扇出型穿孔，且所述至少一个热凸块热连接到所述第一半导体芯片的所述散热层。

在一些实施例中，所述散热层包含al、cu、ni、co、ti、w、碳化硅、氮化铝、石墨或其组合。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。