包含模塑柱中的穿通孔的半导体装置的制作方法

本发明总体上涉及半导体装置，具体地，涉及包含模塑柱中的穿通孔的半导体装置。

背景技术：

对于便携式消费电子装置的需求的强劲增长正驱动对于大容量储存装置的需求。非易失性半导体存储器装置变得广泛应用，以满足对数字信息储存和交换的日益增长的需求。它们的便携性、多功能以及坚固设计连同它们的高可靠性和大容量，已经使得这样的存储器装置对于在多样的电子装置中使用是理想的，电子装置包含例如数码相机、数字音乐播放器、视频游戏控制台、pda、蜂窝电话以及计算机ssd。

虽然已知许多不同封装配置，闪速存储器半导体装置可以总体上制造为系统级封装体(sip)或多芯片模块(mcm)，其中多个半导体裸芯安装并互连到衬底的上表面上。

电互连半导体裸芯的一种方法是通过硅通孔(tsv)。常规tsv可以典型地使用五个工艺步骤制造：1)通孔形成，例如通过深反应离子蚀刻(drie)；2)sio2沉积，例如通过热氧化或等离子体增强化学气相沉积(pecvd)；3)屏障和籽层沉积，通过物理气相沉积(pvd)或电接枝(electrografting，eg)；4)铜镀覆或钨溅射，以填充通孔；以及5)化学和机械抛光(cmp)，以移除通孔上方的过量金属。这些传统工艺步骤具有若干缺陷，包含例如高成本、复杂工艺以及产生的通孔脆弱。

技术实现要素：

概括起来，在一个示例中，本技术涉及一种半导体装置，包括：半导体裸芯；耦接到半导体裸芯的导电迹线；穿过半导体裸芯形成的开口；开口内的化合物；以及一个或多个通孔，其形成在化合物内并电耦接到导电迹线中的一个或多个导电迹线。

在另一示例中，本技术涉及一种半导体装置，包括：多个堆叠的半导体裸芯；多个堆叠的半导体裸芯的表面上的导电迹线；多个开口，多个开口中的开口穿过多个半导体裸芯中的每个半导体裸芯形成，其中多个堆叠的半导体裸芯上的多个开口彼此对准；多个开口内的化合物；以及一个或多个通孔，其穿过多个开口中的化合物形成，并电耦接到导电迹线中的一个或多个导电迹线。

在其他示例中，本技术涉及一种形成半导体装置的方法，包括：在第一半导体裸芯中形成开口，第一半导体裸芯包含导电迹线；用电绝缘化合物填充开口；固化电绝缘化合物；以及穿过导电化合物形成通孔，其电耦接到导电迹线。

在另一示例中，本技术涉及一种半导体装置，包括：多个堆叠的半导体裸芯；多个堆叠的半导体裸芯的表面上的用于传导电信号的第一电导体构件；开口构件，穿过多个半导体裸芯形成，用于接收化合物构件；化合物构件，用于填充开口构件；以及第二电导体构件，其穿过化合物构件形成，用于从第一电导体构件传导电信号。

附图说明

图1是根据本技术的实施例的衬底和使用该衬底的半导体装置的总体制造工艺的流程图。

图2是根据本技术的实施例的包含在制造工艺中的第一步骤安装在载体上的第一半导体裸芯的半导体装置的侧视图。

图3是图2的第一半导体裸芯的俯视图。

图4-6是根据本技术的实施例的包含在制造工艺中的其他步骤安装在载体上的第一半导体裸芯的半导体装置的侧视图。

图7是在图4-6的处理步骤之后的第一半导体裸芯的俯视图。

图8-10是根据本技术的实施例的包含在制造工艺中的其他步骤安装在第一半导体裸芯上的第二半导体裸芯的半导体装置的侧视图。

图9a是图9中所示的半导体装置的一部分9a-9a的放大侧视图。

图11是在图8-10的处理步骤之后的第二半导体裸芯的俯视图。

图12-14是根据本技术的实施例的在制造工艺中的其他步骤的包含半导体裸芯的堆叠体的半导体装置的侧视图。

图15、图16和图17分别是根据本技术的实施例的完成的半导体装置的俯视图、侧视图和仰视图。

图16a是图16中所示的半导体装置的一部分16a-16a的放大侧视图。

图18是根据本技术的替代实施例的在制造期间的半导体装置的俯视图。

具体实施方式

现将参考附图描述本技术，其在实施例中涉及一种半导体装置，其包含若干半导体裸芯，以及形成在穿过半导体裸芯的模塑柱中的通孔。在实施例中，可以通过每次堆叠一个半导体裸芯、穿过新添加的半导体裸芯形成开口的图案、并用硬化的化合物填充开口来形成半导体装置。每个添加的半导体裸芯的填充的开口的图案与下面的那些图案对准，使得填充的开口形成穿过裸芯堆叠体的模塑柱。然后可以向下穿过模塑柱钻取通孔，并且钻取的通孔可以衬有或填充有导体，以将裸芯堆叠体内的半导体裸芯中的每一个电互连。

应理解的是，本技术可以以许多不同形式实施，且不应理解为限制为本文中提出的实施例。反之，提供这些实施例使得本公开将是彻底且完整的，并将向本领域技术人员完全地传达本技术。实际上，本技术意图覆盖这些实施例的替代、修改以及等同，其包含在由所附权利要求所限定的本技术的范围和精神内。另外，在本技术的以下详细描述中，提出了许多具体细节，以便提供本技术的彻底理解。然而，本领域普通技术人员将明白，本技术可以在没有这些具体细节的情况下实践。

如本文中可能使用的术语“顶”和“底”、“上”和“下”和“垂直”和“水平”仅是作为示例和出于说明目的，并且不旨在限制技术的描述，因为涉及的项目可以在位置和取向上交换。另外，如本文中所使用的，术语“实质上”、“近似”和/或“约”是指指定尺寸或参数可以在给定应用的可接受制造公差内变化。在一个实施例中，可接受制造公差是给定尺寸的±2.5％。

现将参考图1的流程图和图2至图18的俯视图、仰视图以及侧视图解释本技术的实施例。虽然附图示出了单独的半导体装置100或其一部分，应理解的是，装置100可以在载体上连同多个其他半导体装置批量制造，以实现规模经济效益。载体上的装置100的行和列的数目可以变化。

在步骤200中，第一半导体裸芯102可以安装在载体104上，如图2的侧视图中所示。载体104可以由刚性材料形成，例如玻璃、二氧化硅、金属、聚合物或其他材料。粘合剂释放层106可以提供在载体104的表面上，以将第一半导体裸芯102可释放地安装到载体104上。

在实施例中，第一半导体裸芯102可以是控制器裸芯，例如asic，但可以使用其他类型的裸芯。这些其他类型的半导体裸芯包含但不限于闪速存储器，或诸如sdram、ddrsdram、lpddr以及gddr的ram。如图2和图3的侧视图和仰视图中所示，第一半导体裸芯102可以包含底表面(即，被固定到载体104的表面)上的焊料球108的图案。包含耦接到焊料球108的电迹线110的导电图案也可以形成在第一半导体裸芯102的底表面上的聚酰亚胺层107中(例如在图3和图9a中所示)。图3中所示的焊料球108和电迹线110的图案仅作为示例，并且在其他实施例中可以存在其他数目和图案的焊料球108和电迹线110。

在步骤202中，可以穿过第一半导体裸芯102形成开口的图案。特别地，如图4的侧视图中所示，光致抗蚀剂层112可以施加在第一半导体裸芯102的与安装在载体104上的表面相反的表面上。包含开口的期望的图案的掩模被施加到光致抗蚀剂层112，并且层112被显影，以在光致抗蚀剂层112中限定开口113。

步骤202接下来涉及移除第一半导体裸芯102在光致抗蚀剂层112中的暴露的开口113下面的部分。得到的是第一半导体裸芯102中的开口114的图案，如图5的侧视图所示。第一半导体裸芯102在暴露的开口113下面的部分可以例如被通过深反应离子蚀刻(drie)移除。第一半导体裸芯102中的开口114可以具有直的或平坦的侧壁。在其他实施例中，开口114可以是倾斜的(在第一半导体裸芯102的上表面或下表面较宽)或可以是凹形的(在穿过第一半导体裸芯102的中途较宽)。第一半导体裸芯102中的开口114在其他实施例中可以通过其他方法形成，包含通过激光或机械钻孔。

开口114向下穿过第一半导体裸芯102形成，但开口114不延伸穿过包含第一半导体裸芯102的底表面上的迹线110的聚酰亚胺层107。聚酰亚胺层107和迹线110保持完好，且在第一半导体裸芯102中的开口114的底部暴露。

在形成开口114之后，开口114可以在步骤204中被用电绝缘化合物120填充，如图6的侧视图和图7的俯视图中所示。在所示的示例中，化合物120以在第一半导体裸芯102的相反的边缘处的一对条带的形状被模塑到开口114中，跨越第一半导体裸芯102的宽度。如后文所解释的，在其他实施例中，开口114可以处于穿过第一半导体裸芯102的表面的其他位置，包含跨越长度和/或宽度，并且可以具有其他形状。

化合物120可以是多种电惰性、热塑性树脂或热固性聚合物中的任意聚合物，例如聚碳酸酯或聚碳酸酯-丙烯腈丁二烯苯乙烯聚合物(pc-abs)混合物。化合物120可以是或包含固体环氧树脂树脂、酚醛树脂、熔融石英、晶体石英、碳黑和/或金属氢氧化物。

化合物120可以作为液体施加，并且之后例如通过加热而固化为开口114内的固体。化合物120可以旋涂、喷涂或以其他方式施加到第一半导体裸芯102的上表面上。之后，化合物120可以通过重力、压力或通过诸如刮板(squeegee)装置的机械部件而填充开口114。可以控制开口114内的化合物120的量，从而完全填充开口114，并且与第一半导体裸芯102的上表面平齐。这可以通过在化合物120仍处于液态时移除开口114的上外缘上方的过量化合物进行，或在化合物120已经固化之后通过机械抛光进行。

在步骤208中，第二半导体裸芯124可以添加到第一半导体裸芯102上以形成裸芯堆叠体(此时两个半导体裸芯)，如图8的侧视图中所示。第二半导体裸芯124可以例如是存储器裸芯，诸如2dnand闪速存储器或3dbics(位成本可规模化)、v-nand或其他3d闪速存储器。然而，可以使用其他类型的半导体裸芯，包含例如诸如asic的控制器裸芯，或诸如sdram、ddrsdram、lpddr以及gddr的ram。第二半导体裸芯124可以通过第二半导体裸芯124的下表面上的裸芯贴附膜(daf)而固定到第一半导体裸芯102的上表面。第二半导体裸芯124可以具有与第一半导体裸芯102相同的足印，虽然其在其他实施例中无需如此。

在步骤210中，可以穿过第二半导体裸芯124形成开口的图案。特别地，如图8中所示，光致抗蚀剂层112可以施加在第二半导体裸芯124的与安装在第一半导体裸芯102上的表面相反的暴露的表面上。包含开口的期望的图案的掩模施加到光致抗蚀剂层112，并且层112被显影以在光致抗蚀剂层112中限定开口113。根据本技术的方面，提供掩模使得第二半导体裸芯124上的光致抗蚀剂层112中的开口113直接对准在第一半导体裸芯102中的填充有化合物120的开口114之上。

步骤210接下来涉及移除第二半导体裸芯124的在暴露的开口113之下的部分。结果是第二半导体裸芯124中的开口114的图案直接在第一半导体裸芯102中的填充有化合物120的开口114之上并与之对准，如图9的侧视图中所示。第二半导体裸芯124中的开口114可以以与第一半导体裸芯102中的开口114相同的方式形成。

图9a是示出了图9中的一部分9a-9a的更多细节的放大图。在实施例中，第二半导体裸芯124包含形成在第二半导体裸芯124的底表面上的聚酰亚胺层118中的迹线116的图案。作为形成迹线116和层118的一个示例，可以将籽层溅射到第二半导体裸芯124的有源表面(在图9a中面向下)上。第二半导体裸芯的有源表面可以覆盖有钝化层，具有电耦接到第二半导体裸芯124内的集成电路的暴露的通孔或垫(未示出)。籽层可以施加在钝化层和通孔/垫之上。

然后可以将光致抗蚀剂层旋涂在籽层之上，并且显影以移除光致抗蚀剂层在通孔/垫之上的部分，并在完成的电迹线116(从通孔/垫延伸)的图案中暴露籽层。然后可以将铜(或其他金属)电镀到籽层的穿过光致抗蚀剂暴露的部分上，以形成耦接到通孔/垫的电迹线116。然后可以将光致抗蚀剂和籽层移除，以留下第二半导体裸芯124的有源表面上的钝化层上的电迹线116。在其他实施例中，电迹线116可以通过其他已知工艺形成。然后可以将半导体裸芯124的有源表面涂覆在聚酰亚胺层118中，且迹线116嵌入在聚酰亚胺层内，如图9a中所示。接下来可以将裸芯贴附膜(daf)层119施加在聚酰亚胺层之上。daf层用来将第二半导体裸芯124固定到第一半导体裸芯102和裸芯堆叠体上。

在第二半导体裸芯124固定到第一半导体裸芯104并形成开口114之后，迹线116在开口114的底部暴露，如图9a中所示。迹线116的相对端部可以耦接到半导体裸芯的有源表面中的通孔/垫。开口114向下穿过第二半导体裸芯124形成，但开口114不延伸穿过聚酰亚胺层118。聚酰亚胺层118、迹线116以及daf119在开口114的底部处保持完好。

在形成第二半导体裸芯124中的开口114之后，可以在步骤214中用电绝缘化合物120填充开口114，如图10的侧视图和图11的俯视图中所示。化合物120可以是在上述半导体裸芯102中的开口114中使用的任意化合物，并且可以以与上述半导体裸芯102中使用的化合物相同的方式施加。在实施例中，第二半导体裸芯124中使用的化合物120与第一半导体裸芯102中使用的化合物120相同，虽然其在其他实施例中无需如此。如例如在图10中所见，第一堆叠的半导体裸芯102和第二堆叠的半导体裸芯124中的开口114中的化合物120形成化合物120的模塑柱。化合物120的模塑柱在本文中也简称为模塑柱120。

可以重复步骤208、210以及214，以将附加的第二半导体裸芯124添加到裸芯堆叠体上。图12示出了在裸芯堆叠体中包含第一半导体裸芯和八个第二半导体裸芯124的半导体装置100的侧视图。添加的第二半导体裸芯124中的每一个可以如上所述，例如，闪速存储器半导体裸芯，其包含半导体裸芯124的底表面上的电迹线116的图案。

如图12中所示，可以将添加到裸芯堆叠体的每个附加的第二半导体裸芯124处理为包含填充有化合物的开口114，使得模塑柱120延伸穿过裸芯堆叠体中的全部半导体裸芯。尽管示出了八个第二半导体裸芯124，实施例可以包含不同数目的第二半导体裸芯124，包含例如1、2、4、8、16、32或64个裸芯。在其他实施例中，可以存在其他数目的裸芯。

一经将全部半导体裸芯添加到裸芯堆叠体，可以在模塑柱120中形成通孔130，如例如在图13的侧视图中所示。可以例如从最顶部半导体裸芯124的上表面下至第一半导体裸芯102的底表面，通过向下激光钻孔穿过模塑柱120的整体而形成通孔130。在其他实施例中，通孔130可以由激光钻孔之外的方法形成，例如由机械钻孔、蚀刻或光刻法工艺。

如图14的侧视图和图15的俯视图中所示出的，通孔130可以被镀覆和/或填充有电导体，例如铜，虽然可以使用其他适当材料，诸如铝、钨、锡、镍、金、掺杂多晶硅及其合金(包含铜合金)或其组合。如所见，通孔130完全形成在模塑柱120内。模塑柱120中的通孔130的特定数目和图案仅作为示例示出，且在其他实施例中可能存在更多的通孔130和通孔130的不同图案。尽管通孔130在图15中示出为在截面上为正方形或矩形，通孔130可以在截面上为其他形状，例如圆形。

如图16的侧视图中所见，诸如聚酰亚胺层132的电介质材料可以在步骤226中施加到最顶部半导体裸芯124的顶表面，以覆盖并电隔离通孔130的上端部。如在图16中还示出的，可以在步骤230中将载体104移除。可以通过施加热量、激光或化学物质来溶解释放层106而移除载体104。

图16a是示出图16中的一部分16a-16a的更多细节的放大图。如上面提到的，第二半导体裸芯124中的每一个包含形成在底表面上的聚酰亚胺层118中的迹线116的图案。如图16a中所示，迹线116延伸到填充有化合物120的开口114中。通孔130穿过全部层(半导体裸芯102、124，迹线116，聚酰亚胺层118以及daf层119)形成到模塑柱120中。通孔130中的导电材料与第二半导体裸芯的每层处的迹线116以及第一半导体裸芯102的底部上的迹线110耦接。

如上面提到的，第二半导体裸芯124中的迹线116电连接到第二半导体裸芯124中的每一个的有源表面上的通孔或垫的图案(未示出)。从而，来自每个第二半导体裸芯124的信号和电压可以由迹线116被路由到通孔130，并且由迹线110从通孔130路由到第一半导体裸芯上的焊料球108。信号和电压可以同样地使用逆向路径被路由到半导体裸芯124中的每一个。

如上面提到的，多个半导体装置100可以形成在载体104上。在单独半导体裸芯102、124(即，已经从晶片裁切)堆叠在载体104的顶部上的情况下，相应的半导体装置100的制造可以在与载体104分离之后完成。

然而，在其他实施例中，半导体裸芯102、124中的一个或多个可以固定到载体104，而仍是用于制造半导体裸芯102、124的晶片的一部分。例如，第一半导体裸芯102的晶片可以固定到载体104，并且之后单独第二半导体裸芯124(即，已经从它们的晶片裁切)的堆叠体可以堆叠在晶片中相应的第一半导体裸芯102上。作为其他示例，第一半导体裸芯102和全部第二半导体裸芯124可以上下叠置，而仍是它们相应的晶片的部分。

在一个或多个晶片堆叠在载体104的顶部上的实施例中，在移除载体104之后，可以裁切晶片(在步骤232中)以完成相应的半导体装置100的制造。尽管直的线切割将限定总体上矩形或正方形形状的半导体装置100，应理解的是，半导体装置100在其他实施例中可以具有除了矩形和正方形之外的形状。

图16、图16a以及图17的侧视图和仰视图示出了根据本技术的实施例的完成的半导体装置100。如例如在图17中所见，迹线110可以将通孔130电连接到焊料球108，使得能够在半导体装置100与诸如印刷电路板(未示出)的主机装置(焊料球108安装到该主机装置)之间传输信号和电压。如提到的，焊料球108、迹线110以及通孔130的特定图案仅作为示例，并且在其他实施例中可以变化。

附加地，如提到的，模塑柱120可以从图7和图11中所示的变化。图18是半导体装置100的俯视图，其示出了一个这样的替代实施例。如图所示，替代连续条带，模塑柱120可以形成为若干离散区域，且通孔130形成在每个离散区域内。模塑柱120的其他配置是可能的。

在上述实施例中，将半导体裸芯102、124添加到堆叠体。接下来，形成开口114并用化合物120填充，并且之后通孔130被钻孔到化合物120的模塑柱中。在其他实施例中，可以以不同顺序进行这些步骤。例如，可以形成开口114并用化合物120填充，并且在半导体裸芯102、124中被堆叠到载体104上之前，在半导体裸芯102、124中的化合物120中形成通孔130。此示例中的填充的开口114和通孔130可以在从相应的晶片裁切半导体裸芯102、124之前或之后形成。

作为其他示例，可以在半导体裸芯102、124被堆叠到载体104上之前，在半导体裸芯102、124中形成开口114并用化合物120填充。一经将半导体裸芯102、124堆叠在载体104上，然后通孔130可以向下钻孔穿过化合物120的模塑柱。可预期有步骤的其他组合。

已经出于说明和描述目的提出了本技术的前述详细描述。其不旨在穷举或将本技术限制为所公开的精确形式。鉴于以上教导，许多修改和变化是可能的。选择所描述的实施例以最好地解释本技术的原理及其实际应用，从而是本领域技术人员能够在各种实施例中并以适于预期的特定应用的各种修改来利用本技术。本技术的范围意图由所附权利要求限定。