本发明实施例涉及半导体技术，尤其涉及一种单片集成半导体器件及其制备方法。
背景技术：
gan基led由于具有发光效率高、发光亮度高和寿命长等优点，被广泛用于照明、汽车灯头和显示背光源等领域。同时，gan基hemt作为高频、高功率器件也备受关注。将gan基hemt与led结合形成的hemt-led集成器件，利用hemt的源极、栅极和led的p型电极控制led的开关可以实现电压控制led，同时有效简化led照明系统、降低加工成本，提高系统的可靠性和寿命。
现有的hemt-led集成技术主要通过在hemt上二次外延生长led或在led上二次外延生长hemt实现。在实现的过程中往往存在干法刻蚀，这将导致刻蚀条件难以精确控制，可重复性差，并且刻蚀引起的损伤会降低器件的性能。通过选择区域生长的方法可以避免干法刻蚀带来的问题，但对于垂直结构的hemt-led集成器件，仍然存在器件隔离困难、需要额外金属连接的问题。以上问题均会导致集成器件性能的下降。
技术实现要素：
本发明实施例提供一种单片集成半导体器件及其制备方法，可以实现电压控制led，并有效提高hemt-led集成器件的电学性能。
第一方面，本发明实施例提供一种单片集成半导体器件，包括：
衬底；所述衬底包括第一区域和围绕所述第一区域的第二区域；
设置于所述衬底的所述第一区域上的高电子迁移率晶体管hemt，所述hemt包括沿远离所述衬底方向依次层叠设置的沟道层、空间层、势垒层以及设置于所述势垒层上的源极和栅极；
设置于所述衬底的所述第二区域上并围绕所述hemt设置的发光二极管led，所述led包括沿远离所述衬底方向依次层叠设置的n型层、有源层、p型层以及设置于所述p型层上的p型电极；其中，所述n型层的侧壁与所述沟道层的侧壁接触。
第二方面，本发明实施例还提供一种单片集成半导体器件的制备方法，包括：
提供衬底，所述衬底包括第一区域和围绕所述第一区域的第二区域；
在所述衬底一侧形成高电子迁移率晶体管hemt的沟道层、空间层、势垒层；
保留所述第一区域内的所述沟道层、所述空间层以及所述势垒层，去除所述第二区域内的所述沟道层、所述空间层以及所述势垒层；
在所述第二区域形成发光二极管led的n型层、有源层、p型层；
形成所述hemt的源极、栅极以及所述led的p型电极。
本发明实施例提供一种单片集成半导体器件，包括衬底；衬底包括第一区域和围绕第一区域的第二区域；其中第一区域上设置hemt，第二区域上设置led；hemt包括沿远离衬底方向依次层叠设置的沟道层、空间层、势垒层以及设置于势垒层上的源极和栅极；led包括沿远离衬底方向依次层叠设置的n型层、有源层、p型层以及设置于p型层上的p型电极；其中，n型层的侧壁与沟道层的侧壁接触。通过设置led的n型层的侧壁与hemt沟道层的侧壁直接接触，可以使hemt的沟道层形成的二维电子气(2deg)与led的n型层直接接触，无需金属线连接，可以有效减少金属连接引入的寄生电阻；通过设置led围绕hemt，增加了led的n型层和hemt的沟道层接触面积，提高了电子的注入，改善了电流的均匀性，有效提高了hemt-led集成器件的电学性能。
附图说明
图1是本发明实施例提供的一种单片集成半导体器件结构的俯视示意图；
图2是图1沿剖线a-a′的剖面结构示意图；
图3是本发明实施例提供的另一种单片集成半导体器件的结构示意图；
图4是本发明实施例提供的另一种单片集成半导体器件的结构示意图；
图5是本发明实施例提供的另一种单片集成半导体器件的结构示意图；
图6是本发明实施例提供的另一种单片集成半导体器件的结构示意图；
图7是本发明实施例提供的另一种单片集成半导体器件的结构示意图；
图8是本发明实施例提供的单片集成半导体器件的等效电路图；
图9是本发明实施例提供的一种单片集成半导体器件的制备方法的流程示意图；
图10是本发明实施例提供的形成hemt叠层结构后的器件剖面结构示意图；
图11是本发明实施例提供的去除第二区域的hemt叠层结构后的器件剖面结构示意图；
图12是本发明实施例提供的形成led叠层结构后的器件剖面结构示意图；
图13是本发明实施例供的形成电极后的器件剖面结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。此外，本发明提供了各种特定的工艺和材料的例子，但是正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件的各部分均可采用本领域公知的工艺和材料实现。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括其它的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
以下结合附图对本发明实施例进行具体说明。图1为本发明实施例提供的一种单片集成半导体器件结构的俯视示意图，图2为图1沿剖线a-a′的剖面结构示意图。参考图1和图2，本发明实施例提供的单片集成半导体器件包括：衬底10；衬底10包括第一区域和围绕第一区域的第二区域；设置于衬底10的第一区域上的高电子迁移率晶体管hemt20，hemt20包括沿远离衬底10方向依次层叠设置的沟道层21、空间层22、势垒层23以及设置于势垒层23上的源极24和栅极25；设置于衬底10的第二区域上并围绕hemt20设置的发光二极管led30，led30包括沿远离衬底10方向依次层叠设置的n型层31、有源层32、p型层33以及设置于p型层33上的p型电极34；其中，n型层31的侧壁与沟道层21的侧壁接触。
其中，衬底10为绝缘衬底，可以选用硅材料、氮化镓材料、蓝宝石材料或碳化硅材料；hemt和led的各层都可以选用第ⅲ族氮化物材料；电极可以选用常用金属或金属合金材料；本发明实施例对此不作限定。
本发明实施例提供的单片集成半导体器件，包括集成的hemt和led，通过设置led的n型层的侧壁与hemt沟道层的侧壁直接接触，可以使hemt的沟道层形成的二维电子气(2deg)与led的n型层直接接触，无需金属线连接，可以有效减少金属连接引入的寄生电阻；通过设置led围绕hemt，增加了led的n型层和hemt的沟道层接触面积，提高了电子的注入，改善了电流的均匀性，有效提高了hemt-led集成器件的电学性能。
可选的，继续参考图1，hemt20在衬底10所在平面的投影为圆形，led30在衬底10所在平面的投影为环形，且环形的内边缘与圆形的圆周接触。
可以理解的是，图1所示的单片集成半导体器件形状只是示例性的实施例，hemt20和led30也可以设置成其他形状，只需要设置led30围绕hemt20且led30的n型层31侧壁与hemt20的沟道层21侧壁接触，例如hemt20在衬底10所在平面的投影可以设置成椭圆、矩形、菱形等封闭形状，led30在衬底10所在平面的投影内边缘与hemt20在衬底10所在平面的投影边缘接触，外边缘根据实际需求设置，本发明实施例对此不作限定。
图3为本发明实施例提供的另一种单片集成半导体器件的结构示意图。可选的，该单片集成半导体器件还包括缓冲层40，缓冲层40设置于衬底10与hemt20和led30之间。
示例性的，衬底10可以选用蓝宝石材料，n型层31和沟道层21可以采用氮化镓(gan)材料，由于gan材料在蓝宝石衬底生长时可能会存在晶格失配的问题，可以在衬底10上先生长一层缓冲层40，例如可以是gan缓冲层，缓冲层可以有效减少由于晶格失配导致的hemt和/或led器件的缺陷，提高器件性能。
图4为本发明实施例提供的另一种单片集成半导体器件的结构示意图。可选的，该单片集成半导体器件还包括成核层50，设置于缓冲层40与衬底10之间。
示例性的，成核层50可以选用氮化铝(aln)材料，成核层50的作用是生长出高晶体质量和高阻抗的gan缓冲层。从而保障led的高晶体质量和hemt的高击穿电压。可选的，缓冲层40的厚度为可以为3μm；成核层50的厚度可以为150nm。成核层50与缓冲层40设置过薄可能无法有效避免晶格失配的问题，过厚会引起材料浪费。
图5为本发明实施例提供的另一种单片集成半导体器件的结构示意图。可选的，led30与衬底10之间的缓冲层40厚度小于hemt20与衬底10之间的缓冲层40厚度。可选的，led30与衬底10之间的缓冲层40厚度与hemt20与衬底10之间的缓冲层40厚度的差值范围为100～200nm。
可以理解的是，通过设置led区域和hemt区域缓冲层厚度不同，可以使n型层31与沟道层21、势垒层23相接触的区域位错较少，可以进一步提高器件性能。
可选的，沟道层21包括非故意掺杂gan材料，空间层22包括氮化铝(aln)材料，势垒层23包括铝镓氮(algan)材料。可选的，沟道层21、空间层22和势垒层23的厚度分别可以为100nm、1nm和20nm。其中，铝镓氮可以为alxga1-xn，x可以为0.3。
可选的，p型层33和n型层31的材料都包括gan材料；有源层32包括多个量子阱周期结构，每个量子阱周期结构包括层叠设置的gan层与铟镓氮(ingan)层。可选的，p型层33包括厚度为170nm的p型gan层；n型层31包括厚度为1.5μm的n型gan层；量子阱周期结构包括厚度为11nm的gan层及厚度为3nm的ingan层。
可选的，有源层32中的量子阱周期结构的数量为3～15。量子阱周期结构数量过多或过少，都会使led发光性能下降。优选的，量子阱周期结构数量可以设置成5。
图6为本发明实施例提供的另一种单片集成半导体器件的结构示意图。可选的，led30还包括电子阻挡层35，设置在有源层32与p型层33之间。可选的，电子阻挡层35包括厚度为12nm的algan层，其中，铝镓氮可以为alxga1-xn，x可以为0.15。通过电子阻挡层的设置，可以防止电子溢出量子阱，提高电子空穴在量子阱的复合几率，从而提高器件发光效率。
图7为本发明实施例提供的另一种单片集成半导体器件的结构示意图。可选的，led30还包括电流扩展层36，设置在p型电极34与p型层33之间。电流扩展层36可以选用镍/金(ni/au)层叠结构，通过电流扩展层的设置，可以改善led的电流分布，提高器件性能。
图8为本发明实施例提供的单片集成半导体器件的等效电路图。该单片集成半导体器件包括hemt部分和led部分，hemt的2deg和led的n型层为紧密连接状态，这意味着hemt中的载流子可以直接流入led中形成电学连接。led的开关可由led的p型电极，hemt的栅极和源极进行控制，具体的，将hemt的源极接地，在led的p型电极和hemt栅极分别输入电压，分别记为vdd和vgs，使vdd大于led的开启电压，vgs大于hemt的阈值电压时即可点亮led。通过调节vdd和vgs还可以改变led的光输出功率从而调节输出光亮度。
图9为本发明实施例提供的一种单片集成半导体器件的制备方法的流程示意图，用于制备本发明实施例提供的单片集成半导体器件，该制备方法包括：
步骤110、提供衬底，衬底包括第一区域和围绕第一区域的第二区域。
其中，衬底为绝缘衬底，可以选用硅材料、gan材料、蓝宝石材料或碳化硅材料。第一区域可以为位于衬底中央的圆形区域，第二区域可以为环绕第一区域的环形区域。
步骤120、在衬底一侧形成高电子迁移率晶体管hemt的沟道层、空间层、势垒层。
步骤130、保留第一区域内的沟道层、空间层以及势垒层，去除第二区域内的沟道层、空间层以及势垒层。
步骤140、在第二区域形成发光二极管led的n型层、有源层、p型层。
其中，hemt和led的各层都可以选用第ⅲ族氮化物材料。
步骤150、形成hemt的源极、栅极以及led的p型电极。
其中，电极可以选用常用金属或金属合金材料。
本发明实施例提供的单片集成半导体器件制备方法，形成了单片集成的hemt-led器件，该器件中led的n型层的侧壁与hemt沟道层的侧壁直接接触，可以使hemt的沟道层形成的二维电子气(2deg)与led的n型层直接接触，无需金属线连接，有效地减少了金属连接引入的寄生电阻；通过led围绕hemt，增加了led的n型层和hemt的沟道层接触面积，提高了电子的注入，改善了电流的均匀性，有效提高了hemt-led集成器件的电学性能。
可选的，在步骤120之前，还包括：
在衬底一侧形成缓冲层。
示例性的，衬底可以选用蓝宝石材料，n型层和沟道层可以采用gan材料，由于gan材料在蓝宝石衬底生长时可能会存在晶格失配的问题，可以在衬底上先生长一层缓冲层，在形成缓冲层之前还可以形成一层成核层，以有效减少由于晶格失配导致的hemt和/或led器件的缺陷，提高器件性能。
可选的，在执行步骤130时，还包括：
去除第二区域内部分厚度的缓冲层，以使led与衬底之间的缓冲层厚度小于hemt与衬底之间的缓冲层厚度。
示例性的，led与衬底之间的缓冲层厚度与hemt与衬底之间的缓冲层厚度的差值范围为100～200nm。通过设置led区域和hemt区域缓冲层厚度不同，可以使n型层与沟道层、势垒层相接触的区域位错较少，可以进一步提高器件性能。
可选的，步骤120包括：
利用金属有机化合物化学气相沉积方法，采用三甲基镓、三甲基铝和氨气分别作为镓源、铝源和氮源，依次形成沟道层、空间层以及势垒层。
可以理解的是，金属有机物化学气相沉积(mocvd)是一种利用有机金属热分解反应进行气相外延生长薄膜的化学气相沉积技术。示例性的，图10为本发明实施例提供的形成hemt叠层结构后的器件剖面结构示意图。选取2英寸的蓝宝石片作为衬底，置于mocvd设备中，利用三甲基镓(tmga)、三甲基铝(tmal)和氨气(nh3)分别作为镓(ga)源、铝(al)源和氮(n)源，载气为h2，hemt结构从下至上依次为150nmaln成核层，3μmgan缓冲层，100nm非故意掺杂gan沟道层，1nmaln空间层以及20nmal0.3ga0.7n势垒层。
可选的，步骤130包括：
在势垒层上沉积二氧化硅层；在二氧化硅层涂覆光刻胶，并经过曝光及显影后，暴露出第二区域的二氧化硅层；利用湿法腐蚀去除第二区域的二氧化硅，暴露第二区域的势垒层；刻蚀第二区域的沟道层、空间层、势垒层以及部分缓冲层。
图11为本发明实施例提供的去除第二区域的hemt叠层结构后的器件剖面结构示意图。具体的，将步骤120形成的器件置于等离子体增强化学的气相沉积(pecvd)设备中，通入硅烷和氧气，利用pecvd方法在势垒层表面沉积一层约200nm的sio2；利用匀胶机在sio2层表面旋涂一层光刻胶正胶，烘干后对第二区域进行紫外曝光，随后经显影去除第二区域的光刻胶，暴露出第二区域的sio2；将显影后的器件放入缓冲氧化物刻蚀(boe)溶液中，利用湿法腐蚀将暴露出来的sio2腐蚀掉，暴露出第二区域的势垒层；腐蚀完成后，将器件置于感应耦合等离子体(icp)刻蚀设备中，通入氯气和氩气，通过反应将暴露出的hemt叠层刻蚀至gan缓冲层。icp刻蚀作用为暴露缓冲层和hemt侧壁，因此无需精确控制刻蚀时间，减小了刻蚀损伤带来的影响。
可选的，步骤140包括：
利用金属有机化合物化学气相沉积方法，利用三甲基镓、三甲基铟、三甲基铝和氨气分别作为镓源、铟源、铝源和氮源，依次形成n型层、有源层以及p型层。
图12为本发明实施例提供的形成led叠层结构后的器件剖面结构示意图。具体的，刻蚀完成后，依次用丙酮、酒精、去离子水将器件超声洗净；将洗净的器件再次放入mocvd设备中，通入tmga、tmal、tmin和nh3作为ga源、al源、in源和n源，依次生长1.5μm的n型gan层；ingan/gan量子阱有源层，周期数为5，其中gan层厚度为11nm，ingan阱层厚度为3nm；12nm的al0.15ga0.85n电子阻挡层以及170nm的p型gan层。
可选的，步骤150包括：
用光刻胶将led的p型层以及hemt的势垒层覆盖，并暴露出势垒层的源极区域；在势垒层的源极区域上形成hemt的源极，去除光刻胶后进行快速热退火处理；用光刻胶将led的p型层、hemt的势垒层以及源极覆盖，并暴露出p型层的p型电极区域；在led的p型层上形成led的p型电极，去除光刻胶；用光刻胶将led的p型层、p型电极、hemt的势垒层以及源极覆盖，并暴露出势垒层的栅极区域；在hemt的势垒层的栅极区域上形成hemt的栅极。
图13为本发明实施例提供的形成电极后的器件剖面结构示意图。具体的，形成led叠层结构后，利用光刻工艺用光刻胶将器件顶部覆盖，仅暴露hemt的势垒层的部分区域，利用电子束蒸发和剥离技术，在暴露出的hemt的势垒层上方沉积ti/al/ni/au，之后在850摄氏度n2氛围下快速热退火30s得到hemt的源极；重复光刻工艺，用光刻胶将hemt覆盖住，随后利用电子束蒸发沉积在led顶端沉积一层ni/au层叠的电流扩展层和ti/al/ni/aup型电极；重复光刻工艺，最后利用电子束蒸发在hemt的势垒层上蒸发ni/au形成栅极。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。