处理衬底的方法与流程

文档序号:16814006发布日期:2019-02-10 14:05阅读:545来源:国知局
处理衬底的方法与流程

本发明涉及一种处理衬底的方法,该衬底具有第一表面和与第一表面相反的第二表面,其中,衬底在第一表面上具有器件区域,该器件区域具有由多个分割线分隔开的多个器件。



背景技术:

在半导体器件制造工艺中,在大致盘状的半导体晶片(诸如,硅(si)片)的前侧上形成多个交叉的分割线(还被称为“街道”),以从而隔开分别形成多个器件(诸如,ic和lsi)的多个区域。器件被形成在半导体晶片的前侧上的器件区域中。

半导体晶片沿着分割线来分离(例如,切割),以分割形成光学器件的分离区域,从而获得如芯片或裸芯片(die)的单独光学器件。

采用该方法来从衬底(诸如,单晶衬底、玻璃衬底、化合物衬底或多晶衬底)获得例如单独半导体器件、功率器件、医疗器件、电气部件或mems器件,其中,衬底具有在其中形成这些器件的器件区域。

如果期望使可以被布置在诸如半导体晶片的衬底上的器件的数量(即,器件的包装密度)最大化,则因此必须减小分割线的宽度。对于一些衬底,例如,为了生产rfid芯片或线传感器,分割线宽度可以为20μm或更小。

作为沿着分割线分割诸如半导体晶片的衬底的方法,已经提出了一种激光处理方法,该激光处理方法在脉冲激光束的焦点被定位在要分割的对象区域中的衬底内部的情况下,沿着分割线向衬底施加脉冲激光束,该激光束具有允许光束透过衬底的波长。这样,沿着各分割线在衬底内部连续形成具有降低强度的改性层(modifiedlayer)。随后,通过使用破碎工具沿着各分割线向衬底施加外力,从而将衬底分成单独器件,作为芯片或裸芯片。jp-a-3408805中公开了这种方法。jp-a-2011-171382和jp-a-2013-055120中示教了另外的方法,在所述另外的方法中,通过施加激光束在衬底内部形成改性层,并且将改性层用作用于分割衬底的起点。

作为沿着分割线分割诸如半导体晶片的衬底的另一种方法,已经提出了在光束的焦点被定位成沿朝向衬底后侧的方向与衬底的前侧隔开距离的情况下向衬底施加脉冲激光束,以便在诸如单晶衬底的衬底中产生多个孔区域。各孔区域由非晶区域和非晶区域中向衬底的前侧开放的空间组成。随后,通过使用破碎工具沿着各分割线向衬底施加外力,由此将衬底分成单独器件,作为芯片或裸芯片。

进一步地,作为分割衬底的又一种方法,已经提出了一种激光处理方法,该激光处理方法沿着分割线向衬底施加脉冲激光束,该脉冲激光束具有它被衬底材料吸收的这种波长,使得通过激光烧蚀切割衬底。

以上所提及的制造处理经常包括用于调节衬底厚度的研磨(grind)步骤。研磨步骤从与在上面形成器件区域的衬底前侧相反的、衬底的后侧开始执行。

具体地,为了实现电子设备的尺寸减小,必须减小器件(诸如,半导体器件、功率器件、医疗器件、电气部件、mems器件或光学器件)的尺寸。因此,在上述研磨步骤中将上面形成有器件的衬底研磨到低μm范围内的厚度。

然而,在已知的器件制造处理中,当具有允许脉冲激光束透过衬底的波长的脉冲激光束在脉冲激光束的焦点被定位在衬底内部的情况下被沿着分割线施加于衬底的后侧时,问题可能出现。在这种情况下,透过衬底的激光束可能至少部分入射在形成在衬底的前侧上的器件区域中的器件上,由此引起对器件的损坏。

进一步地,当这种脉冲激光束在衬底已经被研磨至减小厚度(例如,处于低μm范围内)之后被施加到衬底的前侧时,衬底可能由于由衬底内部的改性层的形成引起的衬底膨胀而变形。具体地,衬底可能翘曲(warp)(即,向上或向下弯曲)。由此,致使以笔直方式沿着分割线分割衬底并沿衬底的厚度方向精确地控制激光束的焦点的位置变得困难或甚至完全不可行。

这些问题对于具有窄分割线(例如,具有20μm或更小宽度的分割线)的衬底的情况特别突出。

此外,在通过向衬底施加激光束在衬底中形成改性层或孔区域的已知器件制造处理中,可能降低在分割衬底的处理中获得的芯片或裸芯片的裸芯片强度。具体地,激光束的施加可能在得到的芯片或裸芯片的侧壁中引起应力,由此降低裸芯片强度。

以上所识别的问题不利地影响从衬底获得的芯片或裸芯片的完整性,并且可能导致器件质量的显著降低。

因此,仍然需要一种允许获得高质量芯片或裸芯片的、处理衬底的高效且可靠的方法。



技术实现要素:

因此,本发明的目的是提供一种允许获得高质量芯片或裸芯片的、处理衬底的高效且可靠的方法。该目标由具有权利要求1的技术特征的衬底处理方法和具有权利要求12的技术特征的衬底处理方法来实现。本发明的优选实施方式遵循从属权利要求。

根据第一方面,本发明提供了一种处理衬底的方法,该衬底具有第一表面和与第一表面相反的第二表面。衬底在第一表面上具有器件区域,该器件区域具有由多个分割线分隔开的多个器件。衬底在从第一表面朝向第二表面的方向上具有100μm或更大的厚度。方法包括以下步骤:从第一表面的一侧向具有100μm或更大的厚度的衬底施加脉冲激光束。衬底由对脉冲激光束透明的材料制成。在脉冲激光束的焦点被定位成沿从第一表面朝向第二表面的方向与第一表面隔开距离的情况下,脉冲激光束至少在沿着各个分割线的多个位置被施加于衬底,以便沿着各个分割线在衬底中形成多个改性区域。方法还包括以下步骤:在衬底中形成改性区域之后研磨衬底的第二表面,以调节衬底厚度。

脉冲激光束至少在沿着各个分割线(即,沿着各个分割线的延伸方向)的多个位置被施加于衬底。

衬底由对脉冲激光束透明的材料制成。由此,多个改性区域通过施加具有允许激光束透过衬底的波长的脉冲激光束被形成在衬底中。

例如,如果衬底是硅(si)衬底,则脉冲激光束可以具有1.0μm或更大的波长。

脉冲激光束可以具有例如在1ns至700ns范围内(具体在1ns至300ns范围内)的脉冲宽度。

在本发明的方法中,脉冲激光束至少在沿着各个分割线的多个位置被施加于衬底。因此,改性区域被形成在沿着各个分割线的多个位置。

根据本发明的处理方法,脉冲激光束至少在沿着各个分割线的多个位置从第一表面的一侧被施加于衬底,以便沿着各个分割线在衬底中形成多个改性区域。通过形成这些改性区域,降低形成改性区域的区域中的衬底的强度。因此,大大促进沿着内部已经形成多个改性区域的分割线的、衬底的分割。在这种衬底分割处理中,获得在衬底的器件区域中设置的单独器件,作为芯片或裸芯片。

随后,在衬底中形成改性区域之后,研磨衬底的第二表面,以调节衬底厚度。例如,衬底厚度可以被调节到要通过分割衬底获得的芯片或裸芯片的最终厚度。

在本发明的处理方法中,脉冲激光束从衬底的第一表面的一侧(即,从前侧)被施加于衬底。因此,可以可靠地避免如在激光束从衬底的第二表面的一侧(即,从后侧)被施加时由于光束透过衬底而发生的、激光束在形成在器件区域中的器件上入射,由此防止激光对器件的损坏。虽然激光束的至少一部分可能透过衬底到达其后侧,但因为器件被布置在衬底的前侧上,所以这种激光透射不影响要从衬底获得的芯片或裸芯片的质量。

进一步地,脉冲激光束在衬底具有100μm或更大的厚度的状态下在研磨(即,减薄)衬底之前被施加于衬底的前侧。因此,可靠防止由于由衬底中改性区域的形成引起的衬底膨胀而产生的衬底的变形。通过向具有100μm或更大厚度的衬底施加激光束,实现衬底针对这种变形的足够稳定性。具体地,可以高效确保衬底不翘曲(即,向上弯曲或向下弯曲)。避免因衬底膨胀而产生的分割线的任何变形或弯曲。由此,本发明的方法允许以笔直方式沿着分割线分割衬底,并且精确控制激光束的焦点在衬底的厚度方向上的位置。

因此,本发明提供了一种允许获得高质量芯片或裸芯片的、处理衬底的高效且可靠的方法。

衬底在从第一表面朝向第二表面的方向上可以具有150μm或更大(优选地为200μm或更大,更优选地为300μm或更大,甚至更优选地为400μm或更大,甚至还更优选地为500μm或更大,并且甚至仍然更优选地为600μm或更大)的厚度。脉冲激光束可以被施加于具有150μm或更大(优选地为200μm或更大,更优选地为300μm或更大,甚至更优选地为400μm或更大,甚至还更优选地为500μm或更大,并且甚至仍然更优选地为600μm或更大)的厚度的衬底。

如以上已经详细说明的,已知衬底处理方法的问题对于具有窄分割线的衬底的情况特别突出。因此,本发明的方法可以特别有利地用于这种衬底。例如,要通过本发明的方法处理的衬底可以具有分割线,所述分割线具有20μm或更小(优选地为18μm或更小,更优选地为15μm或更小,并且甚至更优选地为12μm或更小)的宽度。

当在本发明的方法中从衬底的前侧向衬底施加脉冲激光束时,脉冲激光束的焦点可以被定位在沿从第一表面朝向第二表面的方向距第一表面20μm或更小(优选地为15μm或更小,更优选地为12μm或更较,并且甚至更优选地为10μm或更小)的距离处。这样,可以特别可靠地避免由于激光束引起的、对器件区域中所形成的器件的任何损坏。具体地,在焦点附近,激光束具有相当小光束直径。通过将焦点设置为如此紧密接近第一表面,可以确保穿过器件之间的分割线的光束的直径小,从而可靠地防止光束的一部分入射在器件上。该方法特别有利于处理具有窄分割线的衬底。

脉冲激光束可以以相邻位置不彼此交叠的这种方式至少在沿着各个分割线的多个位置被施加于衬底。

脉冲激光束可以以相邻位置之间的距离(即,相邻位置中心之间的距离)在3μm至50μm(优选地为5μm至40μm,并且更优选地为8μm至30μm)范围内的这种方式至少在沿着各个分割线的多个位置被施加于衬底。多个改性区域可以被形成在衬底中,使得在各个分割线的延伸方向上的相邻改性区域中心之间的距离在3μm至50μm(优选地为5μm至40μm,并且更优选地为8μm至30μm)范围内。特别优选地,在各个分割线的延伸方向上的相邻改性区域中心之间的距离在8μm至10μm的范围内。

改性区域可以在各个分割线的延伸方向上等距间隔开。另选地,一些或所有相邻或邻近的改性区域在各个分割线的延伸方向上可以彼此相隔不同距离。

改性区域的直径可以沿着从衬底的第一表面朝向第二表面的方向大致恒定。

改性区域可以具有1μm至30μm(优选地为2μm至20μm,并且更优选地为3μm至10μm)范围内的直径。

特别优选地,改性区域可以具有在2μm至3μm范围内的直径。

多个改性区域可以被形成在衬底中,使得相邻或邻近改性区域不彼此交叠。这样,可以特别可靠地确保衬底特别是在随后的研磨步骤中维持用于允许衬底的高效另外处理和/或加工的足够强度或鲁棒程度。

优选地,在各个分割线的宽度方向和/或在各个分割线的延伸方向上的相邻或邻近改性区域的外边缘之间距离为至少1μm。

多个改性区域可以被形成在衬底中,使得相邻或邻近改性区域至少部分彼此交叠。在一些实施方式中,相邻或邻近改进区域仅沿着改性区域沿着衬底的厚度方向的延伸的一部分彼此交叠。例如,相邻或邻近改性区域可以仅沿着更靠近衬底的第一表面的、改性区域沿着衬底的厚度方向的延伸的一部分彼此交叠。相邻或邻近改性区域可以被构造为不沿着更靠近衬底的第二表面的、改性区域沿着衬底的厚度方向的延伸的一部分彼此交叠。

改性区域可以被形成为仅沿着衬底的厚度的一部分延伸。改性区域中的一些或全部可以被形成为沿着衬底厚度的5%或更多和60%或更少(优选地为10%或更多和40%或更少,并且更优选地为15%或更多和30%或更少)延伸。

改性区域沿着衬底厚度的延伸量和改性区域沿着衬底厚度的位置例如可以通过将脉冲激光束的焦点定位在沿从第一表面朝向第二表面的方向距第一表面适当距离处来精确控制。

脉冲激光束还可以在沿着各个分割线的宽度方向的多个位置从第一表面的一侧被施加于衬底。

多个改性区域可以被形成在各个分割线的宽度内。

相邻或邻近的改性区域可以在各个分割线的宽度方向上等距间隔开。另选地,一些或所有相邻或邻近的改性区域在各个分割线的宽度方向上可以彼此相隔不同距离。改性区域可以在各个分割线的延伸方向和/或宽度方向上被大致随机布置。

在各个分割线的宽度方向上的相邻改性区域之间(即,相邻改性区域中心之间)的距离可以在3μm至50μm(优选地为5μm至40μm且更优选地为8μm至30μm)的范围内。

脉冲激光束还可以在沿着各个分割线的宽度方向的多个位置被施加,以便在各个分割线的宽度内形成多行改性区域,各行沿着各个分割线的延伸方向延伸。行可以被布置为在各个分割线的宽度方向上彼此相邻。行可以在各个分割线的宽度方向上等距间隔开,或者一些或全部相邻行在各个分割线的宽度方向上可以彼此具有不同距离。

在各个分割线的宽度方向上的相邻行的改性区域之间(即,相邻行的改性区域中心之间)的距离可以在3μm至50μm(优选地为5μm至40μm且更优选地为8μm至30μm)的范围内。行的数量可以在2至20(优选地为4至18,更优选地为5至15,甚至更优选地为8至12)的范围内。

通过如以上详细说明的在各个分割线的宽度内形成被布置为在各个分割线的宽度方向上彼此相邻的多行改性区域,甚至可以进一步地促进例如通过使用破碎处理、向衬底施加外力或切割处理(诸如,机械切割处理、激光切割处理或等离子体切割处理)分割衬底的处理。

另选地,在特别优选的实施方式中,单行改性区域可以被形成在各个分割线的宽度内。在这种情况下,可以以特别快速且高效的方式执行本发明的方法。

本发明的方法还可以包括以下步骤:在从第一表面的一侧向衬底施加脉冲激光束之前和/或之后,从第二表面的一侧(即,从衬底的后侧)向具有100μm或更大的厚度的衬底施加脉冲激光束。在脉冲激光束的焦点被定位成沿从第二表面朝向第一表面的方向与第二表面隔开距离的情况下,脉冲激光束可以至少在沿着各个分割线的多个位置被施加于衬底,以便沿着各个分割线在衬底中形成多个改性区域。

具体地,脉冲激光束可以在从第一表面的一侧向衬底施加脉冲激光束之前从第二表面的一侧被施加于衬底。

从衬底的后侧施加的脉冲激光束可以为与从衬底的前侧施加的

相同的脉冲激光束或不同的脉冲激光束。

通过从衬底的后侧施加脉冲激光束形成的改性区域可以以与通过从衬底的前侧施加脉冲激光束形成的改性区域大致相同的方式来形成。

沿着施加激光束的、各个分割线的多个位置可以为用于从衬底的前侧和后侧施加激光束的相同位置或不同位置。优选地,位置是相同的。

脉冲激光束在衬底具有100μm或更大的厚度的状态下在研磨(即,减薄)衬底之前被施加于衬底的后侧。因此,显著减少透过衬底的激光的量,使得可以使对在器件区域中形成的器件的任何损坏最小化。

如以上已经详细说明的,通过在从衬底的前侧施加激光束时将焦点布置为紧密接近第一表面,可以特别可靠地防止光束的一部分在器件上的入射,特别是在处理具有窄分割线的衬底的时候。在这种情况下,还可以通过从衬底的后侧施加脉冲激光束来形成更远离第一表面的、衬底的区域中的改性区域。因此,可以通过形成改性区域贯穿衬底的厚度来更均匀地弱化衬底,由此进一步促进分割衬底的处理。

本发明的方法还可以包括以下步骤:在研磨衬底的第二表面之后,从经研磨的第二表面的一侧向衬底施加脉冲激光束。在脉冲激光束的焦点被定位成沿从经研磨的第二表面朝向第一表面的方向与经研磨的第二表面隔开距离的情况下,脉冲激光束可以至少在沿着各个分割线的多个位置被施加于衬底,以便沿着各个分割线在衬底中形成多个改性区域。

这样,可以进一步促进分割衬底的处理。

优选地,从衬底的经研磨的第二表面的一侧施加的脉冲激光束具有比从衬底的第一表面的一侧施加的脉冲激光束更低的功率。具体地,从衬底的经研磨的第二表面的一侧施加的脉冲激光束可以具有例如在大约0.3w至大约3.0w范围内的功率。从衬底的第一表面的一侧施加的脉冲激光束可以具有例如在大约0.3w至大约8.0w范围内的功率。

本发明的方法还可以包括以下步骤:在研磨衬底的第二表面之后,对经研磨的第二表面进行抛光和/或蚀刻(例如,干法蚀刻和/或湿法蚀刻)。

通过对经研磨的第二表面进行抛光(诸如,干式抛光或化学机械抛光(cmp))和/或蚀刻(诸如,等离子体蚀刻等),可以去除在衬底中引起的应力,从而进一步提高在分割衬底之后获得的芯片或裸芯片的裸芯片强度。

特别优选地,脉冲激光束在对经研磨的第二表面进行抛光之后从经研磨的第二表面的一侧施加于衬底。抛光处理提供特别光滑且均匀的表面,使得特别是可以关于焦点的位置以特别高的精确度控制激光施加。

本发明的方法还可以包括以下步骤:在研磨衬底的第二表面之后,至少向经研磨的第二表面施加等离子体。

例如,等离子体可以被施加于衬底的经研磨的第二表面,以便如以上已经提及的通过等离子体蚀刻去除在衬底中引起的应力。

进一步地,等离子体可以被施加于经研磨的第二表面,使得例如通过等离子体切片来沿着分割线分割衬底。在这种情况下,衬底在等离子体施加步骤中被完全分割。

通过向衬底施加等离子体来将衬底分成分离的裸芯片或芯片允许在裸芯片或芯片之间形成窄切口或切割槽。具体地,这样获得的切口或切割槽比可由传统刀片切片处理实现的切口或切割槽窄得多。由此,可以显著增加可从单个衬底获得的裸芯片或芯片的数量。

此外,可以在等离子体施加步骤中等离子体蚀刻得到的的裸芯片或芯片的侧壁。在分割处理中,没有机械切片应力被给予裸芯片或芯片。因此,进一步提高了裸芯片或芯片的裸芯片强度。

同样,具体地,对于小裸芯片尺寸的情况,等离子体分割处理比传统的刀片或激光切片方法快得多,由此进一步提高处理方法的效率。例如,等离子分割处理允许在单次通过中蚀刻全部分割线。

如以下将关于本发明的第二方面进一步详细说明的,这种等离子体分割处理可以特别有利地应用于本发明的方法中。由于在衬底中形成弱化衬底的改性区域,所以等离子体可以以特别快速且高效的方式沿着分割线去除衬底材料,从而进一步促进衬底分割处理。

具体地,在改性区域(诸如,非晶区域或形成有裂纹(crack)的区域)中,与非改性区域相比,可以通过等离子体更快速地去除衬底材料。进一步地,改性区域可以允许等离子体进入衬底中,由此进一步加速等离子体分割处理。

如以上已经详细说明的,沿着分割线将衬底分成多个芯片或裸芯片可以包括向衬底施加等离子体。可以通过向衬底施加等离子体来沿着分割线将衬底分成多个芯片或裸芯片。

等离子体可以使用等离子体施加装置(诸如,等离子体室、等离子体源、等离子体焰炬或等离子体喷嘴)被施加于衬底。使用等离子体室是特别优选的。

在一些实施方式中,等离子体例如可以借助于等离子体氛围(例如,在等离子体室中)或借助于等离子体束(例如,使用等离子体焰炬或等离子体喷嘴)直接施加于衬底(即,不采用掩模(mask))。借助于等离子体氛围施加等离子体是特别优选的。

在其他实施方式中,方法还可以包括以下步骤:在向衬底施加等离子体之前在衬底的经研磨的第二表面上形成掩模。

掩模可以被形成为使位于与分割线相反的、衬底的经研磨的第二表面的区域露出。掩模可以被形成为大致覆盖衬底的整个经研磨的第二表面,但仅使位于与分割线相反的、经研磨的第二表面的区域露出。

在衬底的经研磨的第二表面上形成掩模可以包括向衬底的该表面施加覆盖层(诸如,抗蚀剂层)并例如通过光学光刻或电子束光刻对覆盖层进行构图。例如,覆盖层可以使用激光束通过照相平印术或光刻来构图。另选地,覆盖层可以以其他已知方式来构图。

等离子体可以施加于在上面已经形成掩模的衬底。例如,可以将上面形成有掩模的衬底放置在等离子体室中并暴露到或经受等离子体氛围。在这种情况下,等离子体将仅与在衬底中的未被掩模覆盖的区域(例如,位于与分割线相反的衬底的经研磨的第二表面的区域)中的衬底材料反应。等离子体将通过等离子体蚀刻去除这些区域中的衬底材料,由此沿着分割线将衬底分成单独的裸芯片或芯片。

随后,可以从所分离的裸芯片或芯片去除掩模。

在本发明的方法中,在施加一个或多个脉冲激光束的、沿着各个分割线的多个位置中的每一个处,可以形成多个改性区域,多个改性区域被布置为沿着从第一表面朝向第二表面的方向(即,沿着衬底的厚度方向)彼此相接。

例如,多个改性区域可以为两个或更多个、三个或更多个、四个或更多个、五个或更多个、或六个或更多个改性区域。

通过以该方式将多个改性区域布置为彼此相接,可以形成多层改性区域,其中,多层沿着衬底的厚度方向堆叠。多层改性区域的这种堆可以延伸到(extendover)衬底厚度的30%或更多、40%或更多、50%或更多、60%或更多、70%或更多、80%或更多、或90%或更多。

在沿着形成多个改性区域的各个分割线的多个位置中的每一个处,在从第二表面朝向第一表面的方向上的最上方改性区域与第一表面之间的距离可以在5μm至100μm(优选地为10μm至50μm)的范围内,且/或在从第二表面朝向第一表面的方向上的最下方改性区域与第二表面之间的距离在5μm至100μm(优选地为10μm至50μm)的范围内。

通过在衬底的第一表面和/或第二表面处设置这种距离,可以进一步提高产生的芯片或裸芯片的裸芯片强度。

本发明的方法还可以包括以下步骤:在从第一表面的一侧向衬底施加脉冲激光束之前和/或之后,向第一表面涂敷抗等离子体涂层。例如,抗等离子体涂层可以为水溶性涂层或不同类型的涂层。

抗等离子体涂层在通过等离子体施加进行的随后应力去除和/或分割步骤中向在器件区域中形成的器件提供可靠保护。

如果抗等离子体涂层在从第一表面的一侧向衬底施加脉冲激光束之前被涂敷到第一表面,则优选使用对脉冲激光束透明的抗等离子体涂层。

本发明的方法还可以包括以下步骤:在研磨衬底的第二表面之后,沿着分割线分割衬底。如以上已经详细说明的,分割衬底的处理可以以各种方式来进行,例如,通过采用破碎处理、例如使用扩张带向衬底施加外力、或通过采用切割或切片处理(诸如,机械切割或切片处理、激光切割或切片处理或等离子体切割或切片处理)。进一步地,还可以采用这些处理中的两个或更多个的组合。

此外,如以下将进一步详细说明的,衬底可以在研磨处理中被分割。

方法还可以包括以下步骤:至少向经分割的衬底的第一表面施加等离子体。这样,可以去除在衬底中引起的应力,从而进一步提高在分割衬底之后获得的芯片或裸芯片的裸芯片强度。通过在施加等离子体之前向第一表面涂敷抗等离子体涂层,可以可靠地确保使芯片或裸芯片的器件免于被等离子体损坏。

随后,在施加等离子体之后,可以从芯片或裸芯片去除抗等离子体涂层。

在本发明的方法中形成的改性区域是已经通过施加脉冲激光束改性的、衬底的区域。例如,改性区域可以是衬底材料的结构已经通过施加脉冲激光束改性的衬底的区域。

改性区域包括非晶区域或形成有裂纹的区域,或者可以是非晶区域或形成有裂纹的区域。在特别优选的实施方式中,改性区域包括或是非晶区域。

各改性区域可以包括衬底材料内部的空间(例如,腔),该空间被非晶区域或形成有裂纹的区域包围。

各改性区域可以由衬底材料内部的空间(例如,腔)以及包围该空间的非晶区域或形成有裂纹的区域组成。

如果改性区域包括或是形成有裂纹的区域(即,已经形成有裂纹),则裂纹可以是微裂纹。裂纹可以具有在μm范围内的尺寸(例如,长度和/或宽度)。例如,裂纹可以具有在5μm至100μm范围内的宽度和/或在100μm至1000μm范围内的长度。

衬底可以为单晶衬底或玻璃衬底或化合物衬底或多晶衬底。

衬底可以为单晶衬底或化合物衬底或多晶衬底,并且改性区域可以包括或为非晶区域。衬底可以为玻璃衬底,并且改性区域可以包括或是形成有裂纹(具体为微裂纹)的区域。

衬底例如可以是半导体衬底、玻璃衬底、蓝宝石(al2o3)衬底、陶瓷衬底(诸如,氧化铝陶瓷衬底)、石英衬底、氧化锆衬底、pzt(钛酸锆酸铅)衬底、聚碳酸酯衬底、光学晶体材料衬底等。特别优选地,衬底是诸如半导体晶片的半导体衬底。

具体地,衬底例如可以是硅(si)衬底、砷化镓(gaas)衬底、氮化镓(gan)衬底、磷化镓(gap)衬底、砷化铟(inas)衬底、磷化铟(inp)衬底、碳化硅(sic)衬底、氮化硅(sin)衬底、钽酸锂(lt)衬底、铌酸锂(ln)衬底、蓝宝石(al2o3)衬底、氮化铝(aln)衬底、氧化硅(sio2)衬底等。

衬底可以由单个材料或不同材料(例如,上面识别的材料中的两中或更多中)的组合来制成。

脉冲激光束可以使用聚焦透镜来聚焦。聚焦透镜的数值孔径(na)可以被设置为使得通过将聚焦透镜的竖直孔径除以衬底的折射率(n)获得的值在0.2至0.85的范围内。这样,可以以特别可靠且高效的方式形成改性区域。

根据第二方面,本发明还提供了一种处理衬底的方法,该衬底具有第一表面和与第一表面相反的第二表面。衬底在第一表面上具有器件区域,该器件区域具有由多个分割线分隔开的多个器件。方法包括以下步骤:从第一表面的一侧或第二表面的一侧向衬底施加脉冲激光束。脉冲激光束至少在沿着各个分割线的多个位置被施加于衬底,以便沿着各个分割线在衬底中形成多个改性区域和/或多个孔区域。方法还包括以下步骤:在衬底中形成改性区域和/或孔区域之后,向衬底施加等离子体,以便在衬底中形成多个槽或切口,所述多个槽或切口沿着已经形成多个改性区域和/或多个孔区域的分割线延伸。

衬底可以具有以上详细描述的组成、性质、特性以及特征。

例如,衬底可以为单晶衬底或玻璃衬底或化合物衬底或多晶衬底。

特别优选地,衬底是诸如半导体晶片的半导体衬底。

要通过第二方面的方法处理的衬底的厚度可以与要通过第一方面的方法处理的衬底的厚度相同,但不特别限制。第二方面的方法可以应用于具有任何厚度的衬底。

进一步地,衬底材料不限于对脉冲激光束透明的材料。

在第二方面的方法中,改性区域可以以与第一方面的方法大致相同的方式或不同的方式来形成。改性区域可以具有以上详细描述的组成、结构、性质、特性以及特征。

在第二方面的方法中,等离子体可以以与第一方面的方法大致相同的方式(即,使用相同或类似装置)或不同的方式被施加于衬底。

特别优选地,等离子体通过使衬底暴露到或经受等离子体氛围(例如,在等离子体室中)被施加到衬底。因为不需要复杂的工具(诸如,等离子体焰炬或等离子体喷嘴)且不必向衬底施加电势,所以方法构成特别简单且高效的方式。

等离子体被施加于衬底,以便在衬底中形成沿着分割线延伸的多个槽,即,使得各槽沿着已经形成它的分割线的延伸方向延伸。

由于通过施加脉冲激光束在衬底中形成弱化衬底的改性区域和/或孔区域,所以等离子体可以以特别快速且高效的方式沿着分割线去除衬底材料,从而高效且可靠地形成多个槽。

具体地,在改性区域和/或孔区域中,与非改性区域和衬底的未形成孔区域的区域相比,可以通过等离子体更快速地去除衬底材料,特别是在改性区域和/或孔区域例如包括非晶区域或形成有裂纹的区域时。进一步地,改性区域和/或孔区域可以允许等离子体进入衬底中,由此进一步加速槽的形成。

此外,通过向衬底施加等离子体,在形成槽时至少部分去除通过改性区域和/或孔区域的形成而损坏的衬底的区域,由此提高因分割衬底而产生的芯片或裸芯片的质量。另外,可以通过向衬底施加等离子体去除由于施加脉冲激光束而在衬底中引起的应力,从而进一步提高在分割衬底之后获得的芯片或裸芯片的裸芯片强度。

因此,本发明的第二方面提供了一种允许获得高质量芯片或裸芯片的、处理衬底的高效且可靠的方法。

槽在衬底中可以被形成为沿着衬底的整个厚度延伸。在这种情况下,衬底通过等离子体施加处理沿着分割线被分成芯片或裸芯片。

另选地,槽在衬底中可以被形成为仅沿着衬底厚度的一部分延伸。例如,槽可以被形成为沿着衬底厚度的20%或更多、30%或更多、40%或更多、50%或更多、60%或更多、70%或更多、80%或更多或90%或更多延伸。

在这种情况下,分割(即,完全分割)衬底的处理例如可以通过以下方式来进行:采用破碎处理、例如使用膨胀带向衬底施加外力、或通过采用切割或切片处理(诸如,机械切割或切片处理、或激光切割或切片处理)。进一步地,还可以采用这些处理中的两个或更多个的组合。

此外,衬底可以通过研磨衬底的第二表面来分割。

槽在衬底中可以被形成为沿着分割线的宽度的不多于90%、不多于80%、不多于70%、不多于60%、不多于50%、不多于40%、不多于30%、不多于20%、不多于10%在槽的宽度方向(即,沿与槽的延伸方向垂直的方向)上延伸。

改性区域可以具有以上对于本发明的第一方面详细描述的组成、排布结构、性质、特性以及特征。

多个孔区域可以被形成在衬底中,使得在各个分割线的延伸方向上的相邻孔区域中心之间的距离在3μm至50μm(优选地为5μm至40μm,并且更优选地为8μm至30μm)的范围内。具体地,在至少一条分割线的延伸方向上的相邻孔区域中心之间的距离可以在8μm至10μm的范围内。

孔区域可以在各个分割线的延伸方向上等距间隔开。另选地,一些或所有相邻或邻近的孔区域在各个分割线的延伸方向上可以彼此相隔不同距离。

孔区域的直径可以沿着衬底的厚度方向大致恒定。

孔区域可以具有1μm至30μm(优选地为2μm至20μm,并且更优选地为3μm至10μm)范围内的直径。

特别优选地,孔区域可以具有在2μm至3μm范围内的直径。

多个孔区域可以被形成在衬底中,使得相邻或邻近孔区域不彼此交叠。这样,可以特别可靠地确保衬底例如在随后的研磨和/或分割步骤中维持用于允许衬底的高效另外处理的足够强度或鲁棒程度。

在各个分割线的宽度方向和/或在各个分割线的延伸方向上的相邻或邻近孔区域的外边缘之间距离可以为至少1μm。

多个孔区域可以被形成在衬底中,使得相邻或邻近孔区域至少部分彼此交叠。这样,可以使通过等离子体施加在衬底中形成槽的处理更高效。

在一些实施方式中,相邻或邻近孔区域仅沿着孔区域沿着衬底的厚度的延伸的一部分彼此交叠。例如,相邻或邻近孔区域可以仅沿着更靠近孔区域所开放的衬底的表面的、孔区域沿着衬底的厚度的延伸的一部分彼此交叠。相邻或邻近孔区域可以被构造为不沿着孔区域沿着衬底的厚度的延伸的一部分彼此交叠,该部分更靠近与孔区域所开放的衬底的表面相反的衬底的表面。

孔区域中的一些或全部可以具有大致圆柱形状或锥形状。

孔区域中的一些或全部可以大致具有圆柱的形状,其中,纵向圆柱轴被设置为沿着衬底的厚度方向。在这种情况下,孔区域的直径沿着衬底的厚度方向大致恒定。

孔区域中的一些或全部可以具有锥形状,其中,孔区域沿着它们沿衬底厚度的延伸逐渐成锥形。孔区域可以沿着从衬底的第一表面朝向第二表面或从衬底的第二表面朝向第一表面的方向逐渐成锥形。在这种情况下,孔区域的直径在从衬底的第一表面朝向第二表面的方向或在从衬底的第二表面朝向第一表面的方向上减小。

脉冲激光束还可以在沿着各个分割线的宽度方向的多个位置被施加于衬底。

多个孔区域可以被形成在各个分割线的宽度内。

相邻或邻近的孔区域可以在各个分割线的宽度方向上等距间隔开。另选地,一些或所有相邻或邻近的孔区域在各个分割线的宽度方向上可以彼此相隔不同距离。孔区域可以在各个分割线的延伸方向和/或宽度方向上被大致随机布置。

在各个分割线的宽度方向上的相邻孔区域之间(即,相邻孔区域中心之间)的距离可以在3μm至50μm(优选地为5μm至40μm且更优选地为8μm至30μm)的范围内。

脉冲激光束还可以在沿着各个分割线的宽度方向的多个位置被施加,以便在各个分割线的宽度内形成多行孔区域,各行沿着各个分割线的延伸方向延伸。行可以被布置为在各个分割线的宽度方向上彼此相邻。行可以在各个分割线的宽度方向上等距间隔开,或者一些或全部相邻行在各个分割线的宽度方向上可以与彼此具有不同距离。

在各个分割线的宽度方向上的相邻行的孔区域之间(即,相邻行的孔区域中心之间)的距离可以在3μm至50μm(优选地为5μm至40μm且更优选地为8μm至30μm)的范围内。行的数量可以在2至20(优选地为4至18,更优选地为5至15,甚至更优选地为8至12)的范围内。

通过如以上详细说明的在各个分割线的宽度内形成被布置为在各个分割线的宽度方向上与彼此相邻的多行孔区域,可以进一步促进通过等离子体施加在衬底中形成槽的处理。

另选地,在特别优选的实施方式中,单行孔区域可以被形成在各个分割线的宽度内。在这种情况下,可以以特别快速且高效的方式执行本发明的方法。

脉冲激光束可以从第一表面的一侧被施加于衬底。在脉冲激光束的焦点被定位在第一表面上或脉冲激光束的焦点被定位成沿从第一表面朝向第二表面的方向与第一表面隔开距离(即,在衬底的主体内部)或脉冲激光束的焦点被定位成沿与从第一表面朝向第二表面的方向相反的方向与第一表面隔开距离的情况下,脉冲激光束可以被施加于衬底。在该后者的情况下,在脉冲激光束的焦点被定位成沿从第一表面远离第二表面的方向与第一表面隔开距离的情况下,脉冲激光束被施加于衬底。由此,脉冲激光束的焦点位于衬底的主体的外部。

脉冲激光束可以从第二表面的一侧施加于衬底。在脉冲激光束的焦点被定位在第二表面上或脉冲激光束的焦点被定位成沿从第二表面朝向第一表面的方向与第二表面隔开距处(即,在衬底的主体内部)或脉冲激光束的焦点被定位成沿与从第二表面朝向第一表面的方向相反的方向与第二表面隔开距离的情况下,脉冲激光束可以被施加于衬底。在该后者的情况下,在脉冲激光束的焦点被定位成沿从第二表面远离第一表面的方向与第二表面隔开距离的情况下,脉冲激光束被施加于衬底。由此,脉冲激光束的焦点位于衬底的主体的外部。

为了通过施加激光束沿着各个分割线在衬底中形成多个改性区域,优选将激光束布置为使得其焦点位于衬底的主体的内部。在这种情况下,衬底由对脉冲激光束透明的材料制成。由此,多个改性区域通过施加具有允许激光束透过衬底的波长的脉冲激光束而被形成在衬底中。

为了通过施加激光束沿着各个分割线在衬底中形成多个孔区域,激光束可以被布置为使得其焦点被定位在第一表面上、第二表面上、衬底的主体的内部或衬底的主体的外部。

衬底可以由对脉冲激光束透明的材料制成。在这种情况下,多个孔区域通过施加具有允许激光束透过衬底的波长的脉冲激光束而被形成在衬底中。

衬底可以由对脉冲激光束不透明(即,不透光)的材料制成。多个孔区域可以通过施加具有衬底材料吸收的这种波长的脉冲激光束而被形成在衬底中。在这种情况下,孔区域通过激光烧蚀来形成。该方法对于处理碳化硅(sic)衬底(诸如,sic晶片)是特别高效的。

在本发明的方法中,脉冲激光束和等离子体可以从衬底的同一侧或从衬底的相反侧被施加于衬底。例如,脉冲激光束和等离子体可以从第一表面的一侧或从第二表面的一侧施加。另选地,脉冲激光束可以从第一表面一侧被施加,并且等离子体可以从第二表面的一侧被施加,反之亦然。

如以上已经对于第一方面的方法详细说明的,改性区域可以包括非晶区域或形成有裂纹的区域,或者改性区域可以是非晶区域或形成有裂纹的区域。

各个孔区域可以由改性区域和改性区域中向衬底的施加脉冲激光束的表面的一侧开放的空间组成。

各孔区域的改性区域是衬底的已经通过施加脉冲激光束改性的区域。例如,改性区域可以是衬底的衬底材料的结构已经通过施加脉冲激光束改性的区域。

改性区域可以包括或是非晶区域或内部形成有裂纹的区域。在特别优选的实施方式中,改性区域包括或是非晶区域。

如果改性区域是内部形成有裂纹(即,已经形成有裂纹)的区域,则裂纹可以为微裂纹。裂纹可以具有在μm范围内的尺寸(例如,长度和/或宽度)。例如,裂纹可以具有在5μm至100μm范围内的宽度和/或在100μm至1000μm范围内的长度。

在沿着施加脉冲激光束的各个分割线的多个位置中的每一个处,可以形成多个改性区域,多个改性区域被布置为沿着衬底的厚度方向彼此相接。

例如,多个改性区域可以为两个或更多个、三个或更多个、四个或更多个、五个或更多个、或六个或更多个改性区域。

通过以该方式将多个改性区域布置为彼此相接,可以形成多层改性区域,其中,多层沿着衬底的厚度方向堆叠。多层改性区域的这种堆可以延伸到衬底厚度的30%或更多、40%或更多、50%或更多、60%或更多、70%或更多、80%或更多、或90%或更多。

这样,可以进一步促进通过向衬底施加等离子体而在衬底中形成槽的处理。

在本发明的方法中,通过沿着各个分割线在衬底中形成多个改性区域和/或多个孔区域,可以沿着各个分割线在衬底中形成多个开口,各开口向衬底的施加脉冲激光束的表面的一侧开放或向衬底的施加脉冲激光束的表面的一侧相反的衬底的表面的一侧开放。

例如,可以在衬底中形成孔区域,其中,孔区域包括向衬底的施加脉冲激光束的表面的一侧开放的衬底中的空间。在这种情况下,可以通过这些空间提供开口。

进一步地,沿着各个分割线在衬底中形成多个改性区域可以使得沿着各个分割线在衬底中生成多个开口。具体地,在衬底中形成改性区域可能在改性区域的附近的衬底中引起应力或张力,这导致形成从改性区域具体朝向衬底的第一表面和第二表面中的一个或两个延伸的裂纹。这些裂纹不形成改性区域的一部分,而是源于改性区域。具体地,裂纹不通过由于施加脉冲激光束而引起的衬底材料的结构改性而直接产生。

这样形成的裂纹可以到达衬底的第一表面和第二表面中的一个或两个,由此在相应的衬底表面或多个衬底表面中设置一开口或多个开口。

进一步地,改性区域可以被形成为使得至少大致沿着分割线的延伸方向延伸的裂纹同样源于改性区域。在这种情况下,改性区域可以沿着各个分割线来设置,使得它们被布置成在相应分割线的延伸方向上彼此相隔开距离,但借助从其延伸的裂纹彼此连接。

如以上已经详细说明的,在施加脉冲激光束的、沿着各个分割线的多个位置中的每一个处,可以形成多个改性区域,多个改性区域被布置为沿着衬底的厚度方向彼此相接。在这些位置中的每一个处,改性区域可以被设置为使得它们被布置成在沿衬底的厚度方向彼此相隔开距离,但借助从其延伸的裂纹彼此连接。

源于改性区域的裂纹可以在衬底的厚度方向上延伸到从其施加脉冲激光束的衬底的表面的一侧或延伸到与从其施加脉冲激光束的衬底的表面的一侧相反的衬底的表面的一侧或延伸到这两侧,由此形成向衬底的相应侧开放的开口。

裂纹形成和传播例如可以通过合适地控制激光束的焦点的布置、激光束的波长、激光束的功率和/或激光束的脉冲长度来控制。例如,为了设置到达衬底的第一表面的裂纹,优选将焦点且由此还有裂纹从其延伸的改性区域设置为接近第一表面。

等离子体可以被施加于衬底的沿着各个分割线在衬底中形成的开口所开放的表面的一侧。

这样,可以可靠且高效地确保等离子体可以借助开口进入衬底中,由此进一步加速等离子体槽在衬底中的形成。

特别优选的是,在衬底的厚度方向上和/或在分割线的延伸方向上的相邻或邻近改性区域借助从其延伸的裂纹彼此连接。这样,可以使通过等离子体的施加而在衬底中形成槽的处理更高效。具体地,如果在衬底厚度方向上的相邻或邻近改性区域借助从其延伸的裂纹彼此连接,则可以可靠确保等离子体可以深入地进入衬底中。

然而,不必要的是源于改性区域的裂纹一直延伸到施加等离子体的衬底表面。例如,等离子体可以去除覆盖裂纹的表面层的衬底材料,从而将裂纹露出到衬底的外部,并且随后借助所露出的裂纹进入衬底中。

本发明的方法还可以包括以下步骤:在衬底中形成改性区域和/或孔区域之前和/或之后研磨衬底的第二表面,以调节衬底厚度。

在向衬底施加等离子体之前和/或之后,在衬底中形成改性区域和/或孔区域之后,可以执行衬底的第二表面的研磨。

特别优选地,在衬底中形成改性区域之后且在向衬底施加等离子体之前研磨衬底的第二表面。这样,可以促进从改性区域具体在衬底的厚度方向上延伸的裂纹的传播。具体地,由于在研磨处理中施加在衬底上的应力,因形成改性区域而产生的裂纹可以进一步传播,例如以便到达衬底的第一表面和第二表面中的一个或两个。因为在向衬底施加等离子体之前执行研磨步骤,所以可以确保等离子体可以借助由此产生的开口进入衬底中。

如以上已经详细说明的,通过向衬底施加等离子体而在衬底中形成的槽可以仅沿着衬底厚度的一部分延伸。研磨衬底的第二表面可以在向衬底施加等离子体之后来执行,并且衬底可以通过研磨衬底的第二表面沿着分割线被分割。

具体地,研磨步骤可以以关于将衬底厚度减小至与通过等离子体施加形成的槽的深度对应的厚度的这种方式来进行。在这种情况下,在研磨步骤中去除尚未通过等离子体开槽处理到达的衬底材料,使得通过研磨处理沿着分割线分割衬底。

通过以上面详细说明的方式在研磨步骤中划分衬底,可以以特别可靠、准确且高效地方式来处理衬底。具体地,向衬底施加等离子体的步骤在研磨之前(即,在衬底厚度减小之前)在衬底上执行。因此,促进晶片在等离子体施加步骤中的处理。

根据第一可能的方法,本发明的方法可以包括以下步骤:从第一表面的一侧向衬底施加脉冲激光束,这是特别优选的。激光施加步骤之后可以是研磨衬底的第二表面,以调节衬底厚度。随后,在研磨第二表面之后,可以从经研磨的第二表面的一侧向衬底施加等离子体,以便沿着分割线在衬底中形成多个孔。衬底可以在等离子体施加步骤中被分割。另选地,衬底可以在分离的随后步骤被分割:通过采用破碎处理、例如使用膨胀带向衬底施加外力、或通过采用切割或切片处理(诸如,机械切割或切片处理、或激光切割或切片处理)。进一步地,还可以采用这些处理中的两个或更多个的组合。

该第一方法对于处理具有窄分割线(例如,具有20μm或更小宽度的分割线)的衬底是特别有利的。

如果第一方法被应用于在分割线上具有金属层、可以影响激光束的施加的材料层(例如,由不对脉冲激光束透明的材料制成的层)、和/或可以影响沿着分割线分割衬底的处理的层的衬底,则可以通过在从第一表面的一侧向衬底施加脉冲激光束之前执行另外的激光开槽步骤来修改方法。在也从第一表面的一侧进行的该激光开槽步骤中,至少部分从分割线去除相应层。

根据第二可能方法,可以通过从衬底的第二表面的一侧(而不是从第一表面的一侧)向衬底施加脉冲激光束来进一步修改第一方法或经修改的第一方法。该第二方法可以特别有利地应用于具有较宽分割线(例如,具有多于20μm宽度的分割线)的衬底。

第二可能方法可以通过切换脉冲激光束施加和研磨步骤的顺序来修改,使得例如在激光开槽步骤之后首先研磨衬底的第二表面,然后施加脉冲激光束。

根据第三可能方法,可以通过在从第一表面的一侧向衬底施加脉冲激光束之后且在研磨衬底的第二表面之前从衬底的第二表面的一侧向衬底施加脉冲激光束来进一步修改第一方法或经修改的第一方法。该第三方法对于处理具有相对大厚度的衬底是特别有利的。在这种情况下,通过还从衬底的第二表面的一侧向衬底施加脉冲激光束,可以贯穿衬底的厚度特别高效地形成改性区域和/或孔区域。

根据第四可能的方法,本发明的方法可以包括以下步骤:从第一表面的一侧向衬底施加脉冲激光束。激光施加步骤之后可以是从第一表面的一侧向衬底施加等离子体,以便沿着分割线在衬底中形成多个槽。随后,在向衬底施加等离子体之后,可以研磨衬底的第二表面,以调节衬底厚度。衬底可以在研磨步骤中被分割。另选地,衬底可以在分离的随后步骤被分割:例如,通过采用破碎处理、例如使用膨胀带向衬底施加外力、或通过采用切割或切片处理(诸如,机械切割或切片处理、或激光切割或切片处理或等离子体切割或切片处理)。进一步地,还可以采用这些处理中的两个或更多个的组合。

第四方法还可以包括以下步骤:例如在从第一表面的一侧向衬底施加脉冲激光束之前向第一表面涂敷抗等离子体涂层。

如果第四方法应用于在分割线上具有金属层、可以影响激光束的施加的材料层(例如,由不对脉冲激光束透明的材料制成的层)、和/或可以影响沿着分割线分割衬底的处理的层的衬底,则可以通过在从第一表面的一侧向衬底施加脉冲激光束之前执行另外的激光开槽步骤来修改方法。在也从第一表面的一侧进行的该激光开槽步骤中,至少部分从分割线去除相应层。例如,可以在向第一表面涂敷抗等离子体涂层的可选步骤之后执行激光开槽步骤。

该第四方法可有利地应用于具有窄分割线的衬底和具有较宽分割线的衬底。由此,关于要处理的衬底的分割线的宽度实质上没有限制。

根据第五可能方法,可以通过在从第一表面的一侧向衬底施加等离子体之后且在研磨衬底的第二表面之前从衬底的第二表面的一侧执行切片步骤来修改第四方法。该切片步骤例如可以为机械切片步骤(诸如,刀片或锯切片步骤)、激光切片步骤、等离子体切片步骤或这些步骤中的两个或更多个的组合。特别优选地,切片步骤是机械切片步骤,诸如,刀片或锯切片步骤。

在切片步骤中,从衬底的第二表面的一侧在衬底中形成槽或切口。这些槽或切口形成有它们到达在等离子体施加步骤中从前侧形成的槽或切口的底部的这种深度。由此,通过切片步骤沿着分割线分割衬底。如果衬底的部分在切片处理中被损坏(例如,破裂),则可以在随后的研磨步骤中去除被损坏的部分。

第五方法可以通过切换切片和研磨步骤的顺序来修改,使得研磨步骤在切片步骤之前执行。

根据第六可能方法,可以通过在等离子体施加步骤之后且在切片步骤之前从第二表面的一侧执行另外的研磨步骤(即,预研磨步骤)来修改第五方法。如果切片步骤是机械切片步骤(诸如,刀片或锯切片步骤),则该方法是特别有利的。在这种情况下,通过在预研磨步骤中减小衬底的厚度,可以使用与没有执行预研磨的处理相比具有较小宽度的机械切片装置(诸如。刀片或锯),由此促进切片处理。

根据第七可能方法,可以通过以下方式来修改第四方法:改变处理步骤的顺序,即,在从第一表面的一侧向衬底施加脉冲激光束之前且在向第一表面涂敷抗等离子体涂层和激光开槽的可选步骤之前,首先执行研磨衬底的第二表面的步骤。

附图说明

下文中,将参照附图来说明本发明的非限制性示例,在附图中:

图1是示出作为要由本发明的方法处理的衬底的半导体器件晶片的立体图;

图2是示出图1的半导体器件晶片附接到由环状框架支撑的胶带的情况的立体图;

图3是用于向图1的半导体器件晶片施加脉冲激光束的激光处理设备的一部分的立体图;

图4是用于例示在图1的半导体器件晶片内部形成多个改性区域的步骤的侧视图;

图5是例示了根据本发明的方法的第一实施方式的、向图1的半导体器件晶片的前侧施加脉冲激光束的步骤的剖面图;

图6是示出根据本发明的方法的第一实施方式的、向半导体器件晶片的前侧施加保护薄片的步骤的结果的剖面图;

图7是示出根据本发明的方法的第一实施方式的、研磨半导体器件晶片的后侧的步骤的结果的剖面图;

图8是例示根据本发明的方法的第一实施方式的、向半导体器件晶片的经研磨的后侧施加脉冲激光束的步骤的剖面图;

图9是例示根据本发明的方法的第一实施方式的、向半导体器件晶片的经研磨的后侧施加等离子体的步骤的剖面图;

图10是示出根据本发明的方法的第一实施方式的、将半导体器件晶片附接到胶带的步骤的结果的剖面图;

图11是示出根据本发明的方法的第一实施方式的、去除保护薄片以及径向扩张胶带的步骤的结果的剖面图;

图12是例示根据本发明的方法的第一实施方式的、向经分割的半导体器件晶片的前侧施加等离子体的步骤的剖面图;

图13是示出用于执行研磨步骤的研磨设备的立体图;

图14的(a)至(e)是例示图1的半导体器件晶片内部的改性区域的形成的剖面图;

图15是示出根据本发明的方法的第二实施方式的、向图1的半导体器件晶片的前侧涂敷抗等离子体涂层的步骤的结果的剖面图;

图16是例示根据本发明的方法的第二实施方式的、用于部分去除抗等离子体涂层的激光开槽的步骤的剖面图;

图17是例示根据本发明的方法的第二实施方式的、向半导体器件晶片的前侧施加脉冲激光束的步骤的剖面图;

图18是例示根据本发明的方法的第二实施方式的、向半导体器件晶片的前侧施加等离子体的步骤的剖面图;

图19是示出图18所例示的等离子体施加步骤的结果的剖面图;

图20是示出根据本发明的方法的第二实施方式的、用于完全去除抗等离子体涂层的步骤的结果的剖面图;

图21是示出根据本发明的方法的第二实施方式的、研磨半导体器件晶片的后侧的步骤的结果的剖面图;

图22是例示根据本发明的方法的实施方式的、图1的半导体器件晶片中的改性区域的布置的示意性顶视图;

图23是例示根据本发明的方法的实施方式的、图1的半导体器件晶片中的改性区域的布置的剖面图;以及

图24是例示根据本发明的方法的实施方式的、图1的半导体器件晶片中的改性区域的布置的剖面图。

具体实施方式

现在将参照附图描述本发明的优选实施方式。优选实施方式涉及处理作为衬底的示例的半导体器件晶片的方法。

半导体器件晶片在研磨之前具有100μm或更大(优选地在200μm至1500μm范围内,并且更优选地在700μm至1000μm范围内)的厚度。

图1是作为要通过本发明的处理方法处理的衬底的半导体器件晶片2的立体图。半导体器件晶片2是单晶衬底。

在其他实施方式中,要通过本发明的处理方法处理的衬底可以为玻璃衬底或化合物衬底(诸如,化合物半导体衬底,例如,gaas衬底)或多晶衬底(诸如,陶瓷衬底)。

图1所示的半导体器件晶片2大致由具有例如400μm厚度的硅(si)衬底组成。多个半导体器件21(诸如,ic和lsi)被形成在硅衬底的前侧2a(即,第一表面)上的器件区域20中。半导体器件21以栅格或矩阵布置被设置在硅衬底的前侧2a上。半导体器件21由形成在硅衬底的前侧2a上(即,在半导体器件晶片2的前侧2a上)的多个交叉分割线22分离。

进一步地,半导体器件晶片2具有与前侧2a相反的后侧2b(即,第二表面)。

如例如图5中示意性地示出的,器件区域20形成有从半导体器件晶片2的平面表面突出的多个突出物14。突出物14例如可以为用于与分离的芯片或裸芯片中的器件区域20的半导体器件建立电接触的凸起。突出物14在半导体器件晶片2的厚度方向上的高度例如可以在20μm至200μm的范围内。

在下文中,将参照图2至图14描述用于处理作为衬底的半导体器件晶片2的本发明的方法的第一实施方式。

首先,以半导体器件晶片2附接到由环状框架支撑的胶带的这种方式执行晶片支撑步骤。具体地,如图2所示,胶带30由环状框架3支撑在其外围部处,以便由胶带30封闭环状框架3的内开口。半导体器件晶片2的后侧2b(即,第二表面)附接到胶带30。因此,附接到胶带30的、半导体器件晶片2的前侧2a如图2所示的向上定向。

以上详细说明的晶片支撑步骤是可选步骤。另选地,晶片2可以在没有诸如胶带30的胶带的情况下且在没有诸如环状框架3的框架的情况下被处理。例如,晶片2可以在不接触器件区域20的情况下通过使用非接触垫或伯努利(bernoulli)处理垫被放置在合适的位置。这样,可以进一步简化方法。在图3至图5中例示且以下详细说明的步骤可以在没有由胶带和框架进行的支撑的情况下进行。

图3示出了用于在进行以上所描述的晶片支撑步骤之后沿着半导体器件晶片2上的分割线22执行激光处理的激光处理设备4的一部分。如图3所示,激光处理设备4包括:卡盘台41,该卡盘台用于保持工件(具体地为半导体器件晶片2);激光束施加装置42,该激光束施加装置用于向卡盘台41上所保持的工件施加激光束;以及成像装置43,该成像装置用于对卡盘台41上所保持的工件进行成像。卡盘台41具有作为用于将工件在抽吸下保持在上面的保持面的上表面。卡盘台41可沿图3中由箭头x指示的进给(feeding)方向通过进给装置(未示出)移动。进一步地,卡盘台41可沿图3中由箭头y指示的标引方向通过标引装置(未示出)移动。

激光束施加装置42包括沿大致水平方向延伸的圆柱外壳421。外壳421包含脉冲激光束振荡装置(未示出),该脉冲激光束振荡装置包括脉冲激光振荡器和重复频率设置装置。进一步地,激光束施加装置42包括安装在外壳421前端上的聚焦装置422。聚焦装置422包括用于聚焦由脉冲激光束振荡装置振荡的脉冲激光束的聚焦透镜422a。

聚焦装置422的聚焦透镜422a的数值孔径(na)可以被设置为使得通过将聚焦透镜422a的数值孔径除以单晶衬底的折射率(n)获得的值在0.2至0.85的范围内。

激光束施加装置42还包括焦点位置调节装置(未示出),该焦点位置调节装置用于调节要由聚焦装置422的聚焦透镜422a聚焦的脉冲激光束的焦点位置。

成像装置43被安装在激光束施加装置42的外壳421的前端部上。成像装置43包括:普通成像装置(未示出)(诸如,ccd),该普通成像装置用于通过使用可见光对工件进行成像;红外光施加装置(未示出),该红外光施加装置用于向工件施加红外光;光学系统(未示出),该光学系统用于捕获由红外光施加装置向工件施加的红外光;以及红外成像装置(未示出)(诸如,红外ccd),该红外成像装置用于输出与由光学系统所捕获的红外光对应的电信号。从成像装置43输出的图像信号被发送到控制装置(未示出)。

当通过使用激光处理设备4沿着半导体器件晶片2的分割线22执行激光处理时,以以下这种方式执行定位步骤:在沿着聚焦透镜422a的光轴的方向上将聚焦装置422的聚焦透镜422a和单晶衬底(即,半导体器件晶片2)相对于彼此定位为使得脉冲激光束的焦点位于沿着半导体器件晶片2的厚度的方向上的期望位置(即,在从前侧2a(即,第一表面)朝向后侧2b(即,第二表面)的方向上距前侧2a期望的距离)处。

当执行根据本发明的当前实施方式的处理方法时,首先在胶带30与卡盘台41的上表面接触的情况下(参见图3)将附接到胶带30的半导体器件晶片2放置于激光处理设备4的卡盘台41上。随后,操作抽吸装置(未示出),以在抽吸下借助胶带30将半导体器件晶片2保持在卡盘台41上(晶片保持步骤)。因此,卡盘台41上所保持的半导体器件晶片2的前侧2a被向上定向。虽然为了更佳呈现性的目的而在图3中未示出支撑胶带30的环状框架3,但环状框架3在该实施方式中通过在卡盘台41上设置的框架保持装置(诸如,夹具等)来保持。随后,可以通过操作进给装置将在抽吸下保持半导体器件晶片2的卡盘台41移动至成像装置43正下方的位置。

在卡盘台41被定位在成像装置43正下方的情况下,可以由成像装置43和控制装置(未示出)执行对齐操作,以便检测半导体器件晶片2要激光处理的对象区域。具体地,成像装置43和控制装置执行诸如图案匹配的图像处理,以便将沿半导体器件晶片2上的第一方向延伸的分割线22与激光束施加装置42的聚焦装置422对齐。这样,执行激光束施加位置的对齐(对齐步骤)。该对齐步骤对于沿与半导体器件晶片2上的第一方向垂直的第二方向延伸的所有其他分割线22也以类似的方式来执行。

在对于半导体器件晶片2前侧2a上的所有分割线22执行以上详细说明的对齐步骤之后,将卡盘台41移动到激光束施加装置42的聚焦装置422所位于的激光束施加区域,如图4所示。将沿第一方向延伸的预定分割线22的一端(图4中为左端)定位为在聚焦装置422正下方。进一步地,操作焦点位置调节装置(未示出),以便在沿着聚焦透镜422a的光轴的方向上移动聚焦装置422,使得要由聚焦透镜422聚焦的脉冲激光束lb的焦点p沿从半导体器件晶片2的前侧2a朝向后侧2b的方向(即,沿半导体器件晶片2的厚度方向)被定位在距半导体器件晶片2的前侧2a期望距离处(定位步骤)。

在该优选实施方式中,脉冲激光束lb的焦点p在靠近施加脉冲激光束lb的、半导体器件晶片2的前侧2a(即,上表面)的位置处位于半导体器件晶片2内部。例如,焦点p可以被定位在距前侧2a在5μm至10μm范围内的距离处。

在执行以上所描述的定位步骤之后,以以下这种方式执行改性区域形成步骤:操作激光束施加装置42,以向半导体器件晶片2施加来自聚焦装置422的脉冲激光lb,从而在半导体器件晶片2内部形成改性区域,所述改性区域被布置在晶片2的主体内(还参见图14的(d))。

具体地,由聚焦装置422向半导体器件晶片2施加具有允许激光束lb透过构成半导体器件晶片2的硅衬底的波长的脉冲激光束lb,并且沿由图4中的箭头x1指示的方向以预定进给速度移动卡盘台41(改性区域形成步骤)。当预定分割线22的另一端(图4中为右端)到达聚焦装置422正下方的位置时,停止施加脉冲激光束lb,并且还停止卡盘台41的移动。

通过沿着预定分割线22执行以上详细说明的改性区域形成步骤,沿着分割线22在半导体器件晶片2中形成多个改性区域23(参见图14的(d)),其中,各改性区域23被布置在晶片2的主体内。如图14的(d)示意性所示且以下将进一步详细说明的,各改性区域23由晶片材料内部的空间231(例如,腔)和包围空间231的非晶区域232组成。

改性区域23可以沿分割线22的延伸方向以预定等距间隔沿着分割线22形成。例如,在分割线22的延伸方向上的相邻改性区域23之间的距离可以在8μm至30μm的范围内,例如,大致16μm(=(工作进给速度:800mm/秒)/(重复频率:50khz))。

在该实施方式中,相邻改性区域23的非晶区域232被形成为不彼此交叠(参见图22)。具体地,相邻改性区域23之间的距离被选择为稍大于非晶区域232的外径。

在其他实施方式中,衬底例如可以是玻璃衬底,并且改性区域可以包括或是玻璃衬底中形成有裂纹的区域。形成在玻璃衬底中的裂纹可以是微裂纹。

对于各改性区域23的形成施加一次脉冲激光束lb足够,使得可以大大提高生产率。此外,在改性区域形成步骤中没有碎片散开,使得可以可靠防止得到的器件质量的劣化。

如图22示意性所示,单行改性区域23可以被形成在各个分割线22的宽度内。在这种情况下,可以以特别快速且高效的方式执行本发明的方法。

如图23示意性所示,在施加脉冲激光束lb的、沿着各个分割线22的多个位置中的每一个处,可以形成单个改性区域23,以便沿半导体器件晶片2的厚度方向获得单层改性区域23。

另选地,在施加脉冲激光束lb的、沿着各个分割线22的多个位置中的每一个处,可以形成多个改性区域23,所述多个改性区域23被布置为沿着半导体器件晶片2的厚度方向彼此相接。

通过以该方式将多个改性区域23布置为靠近彼此,可以形成多层改性区域23,其中,多层沿着半导体器件晶片2的厚度方向堆叠。例如,如图24示意性所示,改性区域23的层的数量可以为二。

图14的(a)至(e)中例示了半导体器件晶片2内部的改性区域23的形成。晶片2的衬底由对脉冲激光束lb透明的材料(即,硅)制成。由此,改性区域23通过施加具有允许激光束lb透过晶片2的波长的脉冲激光束lb被形成在晶片2中。例如,脉冲激光束lb可以具有在红外范围内的波长(例如,1064nm)。

在脉冲激光束lb的焦点p被定位成沿从第一表面2a朝向第二表面2b的方向上与第一表面2a隔开距离的情况下,脉冲激光束lb从第一表面2a的一侧被施加于晶片2(参见图14的(a))。由于施加脉冲激光束lb,所以晶片材料在布置焦点p的、晶片2内部的区域中局部升温。图14的(b)中的圆示意性指示在激光束施加的初期阶段的晶片2的升温区域。

随着脉冲激光束lb的施加继续,升温区域沿如由图14的(c)中的箭头指示的、在朝向第一表面2a的方向上增长或扩张。在停止激光束施加用时,升温晶片材料冷却,这导致改性区域23的形成,该改性区域由晶片2内部的空间231和完全包围空间231的非晶区域232组成(参见图14的(d))。如图14的(d)所示,改性区域23被布置在晶片2的主体内。

如图14的(e)示意性所示,半导体器件晶片2中的改性区域23的形成在改性区域23的附近的晶片2中引起应力或张力,这导致从改性区域23延伸的裂纹24的形成。具体地,这些裂纹24可以朝向半导体器件晶片2的前侧2a和后侧2b传播(参见图14的(e))。裂纹24不形成改性区域23的一部分,而是源于改性区域23。具体地,裂纹24不由由于施加脉冲激光束lb而引起的衬底材料的结构改性而直接产生。

在图14的(e)所示的实施方式中,这样形成的裂纹24中的一个到达半导体器件晶片2的前侧2a,由此在前侧2a中设置开口。因此,源于改性区域23的裂纹24沿半导体器件晶片2的厚度方向延伸到从其施加脉冲激光束lb的晶片2的一侧。

进一步地,源于改性区域23的裂纹(未示出)可以至少大致沿着分割线22的延伸方向延伸。改性区域23可以沿着各个分割线22来设置,使得它们被布置为沿相应分割线22的延伸方向彼此相隔开距离(例如,参见图22),但借助从其延伸的裂纹彼此连接。

如果在施加脉冲激光束lb的、沿着各个分割线22的多个位置的每一个,形成多个改性区域23,多个改性区域23被设置为沿着半导体器件晶片2的厚度方向彼此相接,则改性区域23可以被设置为使得它们被布置成在沿晶片2的厚度方向彼此相隔开距离(例如,参见图24),但借助从其延伸的裂纹24彼此连接。

裂纹形成和传播例如可以通过合适地控制激光束lb的焦点p的布置、激光束lb的波长、激光束lb的功率和/或激光束lb的脉冲长度来控制。

图5中也示意性示出了通过施加脉冲激光束lb沿着分割线22在半导体器件晶片2中形成改性区域23。

作为可选步骤,在半导体器件晶片2中形成改性区域23之后,可以向晶片2的前侧2a涂敷抗等离子体涂层,以便在以下将进一步详细说明的、向前侧2a施加等离子体的稍后步骤中保护器件21(参见图12)。例如,抗等离子体涂层可以为水溶性涂层或不同类型的涂层。

在半导体器件晶片2中形成改性区域23之后或在向前侧2a涂敷抗等离子体涂层的可选步骤之后,将保护薄片5附接到晶片2的前侧2a(参见图6)。保护薄片5包括:基础片7;缓冲层13,该缓冲层被施加于基础片7的前表面;保护膜(未示出),该保护膜的后表面附接到缓冲层13;以及粘合剂层(未示出),该粘合剂层被施加于与保护膜的后表面相反的、保护膜4的前表面的一部分。粘合剂层可以具有环形,并且可以被设置在保护膜的前表面的圆周或外围部分中。另选地,粘合剂层可以被设置在半导体器件晶片2的前侧2a与保护膜的整个接触区域上。具体地,粘合剂层可以被设置在与晶片2的前侧2a接触的、保护膜的整个表面上。

缓冲层13可通过外部刺激(诸如,uv辐射、热、电场和/或化学剂)来固化。具体地,缓冲层可以由可固化树脂(诸如,disco公司的resiflat或日本denka的temploc)来形成。

保护薄片5通过将保护膜的前表面附接到半导体器件晶片2的前侧2a且将保护膜通过粘合剂层粘附到晶片2来附接到晶片2。进一步地,如图6示意性所示,从晶片2的平面表面突出的突出物14被嵌入缓冲层13中。

保护膜覆盖包括突出物14的、形成在器件区域20中的器件21,由此针对损坏或污染保护器件21。此外,通过将突出物14嵌入缓冲层13中,在晶片处理期间(具体在随后研磨步骤中)使突出物14可靠地免于任何损坏。

如由图6中的虚线箭头指示的,保护薄片5附接到半导体器件晶片2,使得基础片7的后表面与晶片2的后侧2b大致平行。具体地,可以通过例如在安装室(未示出)时向晶片后侧2b和基础片7的后表面施加平行按压力来将半导体器件晶片2和保护薄片5按压在一起,以便将突出物14可靠地嵌入缓冲层13中并实现基础片后表面与晶片后侧2b的大致平行对齐。

因为基础片7的平面后表面与半导体器件晶片2的后侧2b大致平行,所以例如通过研磨设备(参见图13)的砂轮在研磨处理期间向晶片2施加的压力均等且均匀地分布在晶片2上,由此使图案转移(即,由器件区域20中的突出物14限定的图案向经研磨的晶片后侧2b的转移)和晶片2的破坏最小化。进一步地,基础片7的平坦均匀后表面和半导体器件晶片2的后侧2b的大致平行对齐允许以高精度进行研磨步骤,由此在研磨之后实现特别均匀且同质的晶片厚度。

在将保护薄片5附接到半导体器件晶片2之后,研磨晶片2的后侧2b,以调节晶片厚度。该研磨步骤的结果在图7中示出。研磨半导体器件晶片2的后侧2b的步骤可以使用如在下文中将参照图13详细描述的研磨设备来进行。

图13是示出用于根据本发明的实施方式执行研磨步骤的研磨设备8的立体图。如图13所示,研磨设备8包括用于保持工件(诸如,半导体器件晶片2)的卡盘台81和用于研磨在卡盘台81上保持的工件的研磨装置82。卡盘台81具有作为用于在抽吸下在上面保持工件的保持表面的上表面811。研磨装置82包括心轴壳体(未示出);旋转心轴821,该旋转心轴被可旋转地支撑到心轴壳体且适于由驱动机构(未示出)来旋转;安装器822,该安装器822被固定到旋转心轴821的下端;以及砂轮823,该砂轮823被安装在安装器822的下表面上。砂轮823包括圆形底座824和安装在圆形底座824的下表面上的研磨元件825。

半导体器件晶片2的后侧2b的研磨通过以下方式来执行:将晶片2保持在研磨设备8的卡盘台81上,使得基础片7的后表面与卡盘台81的上表面811接触。因此,晶片2的后侧2b如图13所示的向上定向。随后,围绕垂直于半导体器件晶片2的平面的轴线(即,沿图13中箭头a所指示的旋转方向)旋转上面保持有半导体器件晶片2的卡盘台81,并且围绕垂直于圆形底座824的平面的轴线(即,沿图13中的箭头b所指示的旋转方向)旋转砂轮823。

在以该方式旋转卡盘台81和砂轮823的同时,使得砂轮823的研磨元件825与晶片2的后侧2b接触,由此研磨后侧2b。

在研磨半导体器件晶片2的后侧2b之后,例如可以由干法蚀刻和/或湿法蚀刻抛光和/或蚀刻经研磨的后侧2b。

通过对经研磨的后侧2b进行抛光(诸如,干式抛光或化学机械抛光(cmp))和/或蚀刻(诸如,等离子体蚀刻等),可以去除在半导体器件晶片2中引起的应力,从而进一步提高在分割晶片2之后获得的芯片或裸芯片的裸芯片强度。

然而,具体地,如以下将进一步详细说明的,如果半导体器件晶片2随后经受等离子体处理(诸如,等离子体切片),则还可以省略抛光和/或蚀刻步骤。

在研磨或研磨并抛光/蚀刻半导体器件晶片2的后侧2b之后,作为另外的可选步骤,如图8示意性所示,可以从晶片2的经研磨的后侧2b的一侧向晶片2施加脉冲激光束lb。脉冲激光束lb可以以与以上详细说明大致相同的方式被施加于晶片2。优选地,从晶片2的经研磨的后侧2b的一侧施加的脉冲激光束lb具有比从晶片2的前侧2a施加的脉冲激光束lb更低的功率。

在脉冲激光束lb的焦点(未示出)被定位成沿从经研磨的后侧2b朝向前侧2a的方向与经研磨的后侧2b隔开距离的情况下,脉冲激光束lb至少在沿着各个分割线22的多个位置被施加于半导体器件晶片2,以便沿着各个分割线22在半导体器件晶片2中形成多个另外改性区域(未示出)。

随后,如图9示意性所示,向半导体器件晶片2的经研磨的后侧2b施加等离子体pl。具体地,通过例如在等离子体室中将经研磨的后侧2b暴露到等离子体氛围(由图9中的点区域指示的)来向晶片2施加等离子体pl。等离子体pl被直接施加于经研磨的后侧2b(即,不采用掩模)。

在一些实施方式中,可以向晶片2的经研磨的后侧2b施加等离子体pl,以便通过等离子体蚀刻去除在晶片2中引起的应力。

在当前实施方式中,向经研磨的后侧2b施加等离子体pl,使得通过等离子体切片沿着分割线22分割晶片2。由此,晶片2在等离子体施加步骤中被完全分成单独的芯片或裸芯片。

在等离子体施加步骤中等离子体蚀刻得到的裸芯片或芯片的侧壁。因此,在分割处理中,没有机械切片应力被给予裸芯片或芯片。因此,进一步提高裸芯片或芯片的裸芯片强度。

由于在半导体器件晶片2中改性区域的形成,所以等离子体pl可以以特别快速且高效的方式去除沿着分割线22的晶片材料,从而进一步促进晶片分割处理。具体地,在改性区域23中,与非改性区域相比,可以通过等离子体pl更快速地去除晶片材料。进一步地,改性区域23可以允许等离子体pl具体借助一直延伸到晶片表面的裂纹24进入到晶片2中(例如,参见图14的(e)),由此进一步加速等离子体分割处理。

在这样沿着分割线22分割半导体器件晶片2之后,将胶带50附接到晶片2的经研磨的后侧2b。该附接步骤的结果在图10中例示。在该处理阶段,可以将芯片或裸芯片保持为由保护薄片5紧密接近彼此(参见图10)。

随后,从晶片前侧2a去除保护薄片5,并且例如通过使用扩张鼓等径向扩张胶带50(如由图11中的箭头指示)。这些步骤的结果在图11中示出。通过径向扩张胶带50,芯片或裸芯片70(参见图11)彼此间隔开,这使得能够在另外的处理、存储或运输期间安全处理芯片或裸芯片70。

作为另外可选的步骤,在径向扩张胶带50之后,可以如图12所示的使分离的芯片或裸芯片70经受另外的等离子体处理。在执行该等离子体处理之前,可以将胶带50附接到环状框架60,使得经分割的晶片2被布置在环状框架60的中心开口内(参见图12)。等离子体pl可以以与以上参照图9详细说明的大致相同方式被施加于经分割的半导体器件晶片2的前侧2a(即,芯片或裸芯片70的前侧和侧壁)。

这样,可以去除在芯片或裸芯片70中引起的应力,从而进一步提高它们的裸芯片强度。通过如以上已经详细说明的向晶片2的前侧2a涂敷抗等离子体涂层,可以可靠确保使芯片或裸芯片70的器件21免于被等离子体pl损坏。

随后,在施加等离子体pl之后,可以从芯片或裸芯片70去除抗等离子体涂层。

在下文中,将参照图15至图21描述用于处理作为衬底的半导体器件晶片2的、本发明的方法的第二实施方式。

首先,向晶片2的前侧2a涂敷抗等离子体涂层90,以便在以下将进一步详细说明的、向前侧2a施加等离子体的稍后步骤中保护器件21(参见图18)。例如,抗等离子体涂层90可以为水溶性涂层或不同类型的涂层。抗等离子体涂层90可以例如通过旋转涂敷来涂敷到前侧2a。抗等离子体涂层90被涂敷到前侧2a,以便覆盖整个前侧2a(即,器件21和分割线22)(参见图15)。

随后,如图16所例示的,通过执行激光开槽步骤从分割线22去除抗等离子体涂层90。在该步骤中,沿着分割线22向晶片2施加激光束lg,以便去除抗等离子体涂层90。激光束lb还可以为脉冲激光束,具体地为具有短光束脉冲的激光束。这样,可以实现精确控制的激光开槽处理和特别光滑的开槽表面。

如果晶片2在分割线22上具有金属层、可能影响脉冲激光束lb的随后施加的材料层(参见图17)(例如,由不对脉冲激光束lb透明的材料制成的层)、和/或可能影响沿着分割线22分割晶片2的处理的层,则还可以在激光开槽步骤中从分割线22至少部分去除相应层。

然而,具体地,如果没有如以上详细说明的另外层存在于分割线22上,则还可以省略激光开槽步骤。在这种情况下,优选使用对脉冲激光束lb透明的抗等离子体涂层90(参见图17)。

随后,以与以上对于第一实施方式详细说明的大致相同的方式从前侧2a的一侧向半导体器件晶片2施加脉冲激光束lb。具体地,在脉冲激光束lb的焦点p被定位成沿从前侧2a朝向后侧2b的方向与前侧2a隔开距离的情况下,脉冲激光束lb在沿着各个分割线22的多个位置被施加于晶片2,以便沿着各个分割线22在晶片2中形成多个改性区域23(参见图17)。

另选地,脉冲激光束lb可以具体在处理具有大厚度的晶片2时被从后侧2b的一侧向半导体器件晶片2施加。

第二实施方式的改性区域23以与第一实施方式的改性区域23相同的方式被大致形成并布置。具体地,源于第二实施方式的改性区域23的裂纹24一直延伸到晶片2的前侧2a(参见图17和图18),由此在前侧2a中设置开口,借助该开口,等离子体可以在随后的等离子体施加步骤中进入。

在半导体器件晶片2中形成改性区域23之后,从前侧2a的一侧向晶片2施加等离子体pl,如图18所示。等离子体pl以与第一实施方式的方法大致相同的方式(即,通过例如在等离子体室中将晶片2(即,晶片的前侧2a)暴露到等离子体氛围)施加于衬底2。在该等离子体施加步骤中,通过抗等离子体涂层90使在器件区域20中形成的器件21被可靠地保护免于等离子体pl。

从改性区域23一直延伸到前侧2a(参见图17和图18)(由此在前侧2a中设置开口)的裂纹24允许等离子体pl进入晶片2中。进一步地,在改性区域23中,与非改性区域相比,可以通过等离子体pl更快速地去除晶片材料。因此,通过设置改性区域23和关联的裂纹24显著增强沿着分割线22去除晶片材料的处理。

作为等离子体施加步骤的结果,在半导体器件晶片2中形成多个槽80,槽80沿着已经形成多个改性区域23的分割线22延伸。在槽80的侧壁中的应力通过等离子体施加处理来释放。

如图19示意性所示,槽80仅沿着晶片2厚度的一部分延伸。例如,槽80可以被形成为沿着晶片2厚度的20%或更多、30%或更多、40%或更多、50%或更多、60%或更多、70%或更多、80%或更多或90%或更多延伸。

在晶片2中形成槽80之后,从前侧2a去除抗等离子体涂层90的剩余部分。该去除步骤的结果在图20中被示出。

另选地,可以在稍后阶段(例如,在研磨半导体晶片2的后侧2b之后)去除抗等离子体涂层90的剩余部分。

随后,例如通过使用图13所示的研磨设备8研磨半导体器件晶片2的后侧2b。在研磨处理中,可以以与以上对于第一实施方式的方法详细说明的大致相同方式来使用保护薄片5(参见图6和图7)。

研磨步骤以关于将晶片厚度减小至与通过等离子体施加形成的槽80的深度对应的厚度的这种方式来进行。这样,在研磨步骤中去除尚未由等离子体开槽处理到达的晶片材料,使得通过研磨处理沿着分割线22分割晶片2。提供完全分离的芯片或裸芯片70的研磨步骤的结果在图21中被示出。

在研磨半导体器件晶片2的后侧2b之后,例如可以通过等离子体蚀刻抛光和/或蚀刻经研磨的后侧2b。同样在该可选的抛光和/或蚀刻步骤中,可以使用保护薄片5。

在根据以上所描述的第一实施方式和第二实施方式的方法中,在半导体器件晶片2中形成改性区域23。然而,如以上已经详细说明的,本发明的方法还可以通过在晶片2中形成孔区域来进行。具体地,孔区域包括向晶片2的一侧或两侧开放的、晶片2中的空间。这些空间提供等离子体pl在等离子体施加步骤中进入晶片2中所通过的开口。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1