半导体器件的制作方法

在2017年9月4日在韩国知识产权局提出申请且名称为“半导体器件(semiconductordevice)”的韩国专利申请第10-2017-0112669号全文并入本申请供参考。

本发明的实施例涉及一种半导体器件及一种制造所述半导体器件的方法。

背景技术：

随着对半导体器件的高性能、高速度及/或多功能的需求增加，半导体器件的集成度已得到提高。具有微图案的半导体器件符合高集成度的趋势。

技术实现要素：

本发明的实施例涉及一种半导体器件，所述半导体器件可包括：衬底，具有有源图案，所述有源图案在第一方向上延伸；第一栅极结构及第二栅极结构，在与所述第一方向相交的第二方向上延伸以横越所述有源图案，所述第一栅极结构与所述第二栅极结构在所述第二方向上彼此面对的同时彼此隔离开；栅极隔离图案，设置在所述第一栅极结构与所述第二栅极结构之间，所述栅极隔离图案具有空隙；以及填充绝缘部分，在所述栅极隔离图案中定位在比所述第一栅极结构的上表面及所述第二栅极结构的上表面低的位置，所述填充绝缘部分连接到至少所述空隙的上端。

本发明的实施例还涉及一种半导体器件，所述半导体器件可包括：第一栅极结构及第二栅极结构，在一个方向上延伸，所述第一栅极结构与所述第二栅极结构彼此隔离开；层间绝缘膜，设置在所述第一栅极结构及所述第二栅极结构周围，所述层间绝缘膜包含第一绝缘材料；栅极隔离图案，设置在所述第一栅极结构与所述第二栅极结构之间，所述栅极隔离图案包含与所述第一绝缘材料不同的第二绝缘材料；以及填充绝缘部分，位于所述栅极隔离图案内，所述填充绝缘部分在所述第一栅极结构与所述第二栅极结构之间且在所述第一栅极结构及所述第二栅极结构的厚度方向上非线性地延伸。

本发明的实施例还涉及一种半导体器件，所述半导体器件可包括：衬底，具有在第一方向上延伸的有源图案；多对栅极结构，在与所述第一方向相交的第二方向上延伸以横越所述有源图案，所述多对栅极结构中的每一对具有第一栅极结构及第二栅极结构，所述第一栅极结构与所述第二栅极结构在所述第二方向上彼此面对的同时彼此隔离开；栅极隔离图案，在所述多对栅极结构中的每一对的第一栅极结构与第二栅极结构之间延伸，所述栅极隔离图案具有位于所述多对栅极结构中的至少一对栅极结构的所述第一栅极结构与所述第二栅极结构之间的空隙；以及填充绝缘部分，位于所述栅极隔离图案内的比所述多对栅极结构的上表面低的位置，所述填充绝缘部分连接到至少所述空隙的上端。

附图说明

通过参照附图详细阐述示例性实施例，对所属领域中的技术人员来说本发明的特征将变得显而易见，在附图中：

图1示出根据示例性实施例的半导体器件的平面图。

图2至图5分别示出沿图1所示线i-i'、ii-ii'、iii-iii'及iv-iv'截取的剖视图。

图6及图7分别示出沿图1所示线ii-ii'及iv-iv'截取的剖视图。

图8至图10示出根据各种示例性实施例的半导体器件中可采用的栅极隔离图案的剖视图。

图11a至图20a示出沿图1所示线ii-ii'截取的根据示例性实施例的制造半导体器件的方法中的各个阶段的剖视图。

图11b至图20b示出沿图1所示线iv-iv'截取的根据示例性实施例的制造半导体器件的方法中的各个阶段的剖视图。

图21a至图24a示出沿图1所示线ii-ii'截取的根据示例性实施例的制造半导体器件的方法中的各个阶段的剖视图。

图21b至图24b示出沿图1所示线iv-iv'截取的根据示例性实施例的制造半导体器件的方法中的各个阶段的剖视图。

具体实施方式

现将参照附图来更充分地阐述本发明的示例性实施例；然而，本发明的示例性实施例可实施为不同的形式且不应被视为仅限于本文所述实施例。更确切来说，提供这些实施例是为了使本公开将透彻及完整，并将向所属领域中的技术人员充分传达示例性实施方式。在图式中，为例示清晰起见，可夸大层及区的尺寸。相同的参考编号自始至终指代相同的元件。

图1是根据示例性实施例的半导体器件的平面图。图2至图5分别是沿图1所示线i-i'、ii-ii'、iii-iii'及iv-iv'截取的剖视图。

参照图1至图5，根据示例性实施例的半导体器件100可包括衬底101以及器件隔离膜105，器件隔离膜105设置在衬底101上以界定第一有源区ar1及第二有源区ar2。

衬底101可为例如硅衬底、锗衬底或绝缘体上硅(silicononinsulator，soi)衬底。实例并非仅限于此。在本示例性实施例中，第一有源区ar1可为p沟道金属氧化物半导体(p-channelmetaloxidesemiconductor，pmos)晶体管的n型阱，且第二有源区ar2可为n沟道金属氧化物半导体(n-channelmetaloxidesemiconductor，nmos)晶体管的p型阱。

在第一有源区ar1及第二有源区ar2上可分别设置有第一有源图案ap1及第二有源图案ap2。第一有源图案ap1及第二有源图案ap2可在第一方向x上延伸，且可排列在与第一方向x相交的第二方向y上。第一有源图案ap1及第二有源图案ap2可被设置为晶体管的有源区。在本示例性实施例中，第一有源图案ap1及第二有源图案ap2中的每一者可在第一有源区ar1及第二有源区ar2中被分别设置为三个有源图案，但实例并非仅限于此。在另一个示例性实施例中，第一有源图案ap1及第二有源图案ap2中的每一者可被设置为单个有源图案或不同数目的有源图案。

参照图2，器件隔离膜105可包括界定第一有源区ar1及第二有源区ar2的第一隔离部分105a以及界定第一有源图案ap1及第二有源图案ap2的第二隔离部分105b。举例来说，器件隔离膜105可包含氧化硅或氧化硅系绝缘材料。第一隔离部分105a的底表面可较第二隔离部分105b的底表面深。

第一隔离部分105a还可被称为深沟槽隔离(deeptrenchisolation，dti)，且第二隔离部分105b还可被称为浅沟槽隔离(shallowtrenchisolation，sti)。

第二隔离部分105b可设置在第一有源区ar1及第二有源区ar2上，且第一有源图案ap1及第二有源图案ap2中的每一者可具有被第二隔离部分105b暴露出的上部区(在下文中被称为“有源鳍(activefin，af)”)。如上所述，第一有源图案ap1的上表面的水平高度及第二有源图案ap2的上表面的水平高度可高于器件隔离膜105的上表面的水平高度。然而，实例并非仅限于此。在一些示例性实施例中，第一有源图案ap1的上表面及第二有源图案ap2的上表面可与器件隔离膜105的上表面实质上共面。

栅极结构gs可被设置成横越第一有源图案ap1及第二有源图案ap2。栅极结构gs中的每一者可在第二方向y上延伸，且可排列在第一方向x上。

如图5所示，栅极结构gs可包括侧壁间隔件132以及设置在各个侧壁间隔件132之间的栅极绝缘膜134及栅极电极135。本示例性实施例中采用的栅极结构gs可包括栅极顶盖层137，栅极顶盖层137设置在栅极绝缘膜134上及栅极电极135上。在形成栅极绝缘膜134及栅极电极135的层之后，栅极顶盖层137可形成在栅极区中可对各个层的一部分进行回蚀的区中。举例来说，栅极顶盖层137可由绝缘材料(例如，氮化硅)形成。

如图1所示，可设置栅极隔离图案ct来在第二方向y上将栅极结构gs中的至少一者隔离开。栅极隔离图案ct可将栅极结构gs划分成第一栅极结构gs1及第二栅极结构gs2。

如图1及图3所示，彼此隔离开的第一栅极结构gs1与第二栅极结构gs2可被排列成在第一栅极结构gs1及第二栅极结构gs2的延伸方向上(例如，在第二方向y上)彼此面对。如在本示例性实施例中一样，栅极隔离图案ct可设置在第一栅极结构gs1与第二栅极结构gs2之间的区中，且可在第一方向x上延伸。因此，多个栅极结构gs(例如，两个栅极结构gs)可在第二方向y上隔离开。在一些示例性实施例中，栅极隔离图案ct可仅将单个栅极结构gs隔离开。

栅极隔离图案ct可包括位于第一栅极结构gs1与第二栅极结构gs2之间的绝缘结构。栅极隔离图案ct可在栅极结构gs完工之前形成。举例来说，在执行置换工艺(replacementprocess)以形成栅极结构gs之前，可通过移除位于栅极隔离区中的牺牲层部分(例如，多晶硅)以及接着利用绝缘材料填充栅极隔离区来形成栅极隔离图案ct(参照图11b至图22b)。术语“栅极隔离区”或“隔离区”可用来明确说明可从其移除位于第一栅极结构gs1与第二栅极结构gs2之间的牺牲层的沟槽区。

参照图3，本示例性实施例中采用的栅极隔离图案ct可包括空隙v0。空隙v0可为在填充用于栅极隔离的沟槽以及具有隔离绝缘层的凹槽时在利用绝缘材料填充栅极隔离区的工艺中未被填充的一部分。空隙v0可具有在第一栅极结构gs1及第二栅极结构gs2的厚度方向z上延伸的形状。

填充绝缘部分150可被形成为连接到至少空隙v0的上端。填充绝缘部分150可被设置成填充空隙v0的被开口的上端。填充绝缘部分150可包括填充空隙v0的上端的第一区150a以及设置在空隙v0的内表面上的第二区150b。第二区150b可从将在空隙v0的内表面上形成的第一区150a延伸。

如图3所示，填充绝缘部分150可能无法完全填充空隙v0。在这种情形中，可存在残留空隙v1。在最终结构中，可仅观察到残留空隙v1为空的区，且原始空隙v0可被显示为填充绝缘部分150的轮廓。在本申请中，为易于说明起见，可将形成填充绝缘部分150之前的空隙称为“空隙”v0，且可将在最终结构中确认的形成填充绝缘部分150之后的空隙称为“残留空隙”v1。

填充绝缘部分150可具有各种形状及结构，且因此，残留空隙v1的形状也可作出各种改变。举例来说，如图5所示，由于填充绝缘部分150'的第二区150b'与填充绝缘部分150'的第一区150a'隔离开，因此设置在另一个空隙v0'中的填充绝缘部分150'可仅形成在所述另一个空隙v0'的内表面的一部分上，使得残留空隙v1的形状可不同于残留空隙v1'的形状。即使在应用于相同的工艺时，空隙v0及v0'也可具有不规则的结构。根据这些条件，填充绝缘部分150或150'的形状及结构也可为多样化的。此将参照图8至图10来更详细地阐述。

参照图3，栅极隔离图案ct可包括位于第一栅极结构gs1与第二栅极结构gs2之间的第一绝缘部分141以及设置在第一绝缘部分141上的第二绝缘部分149。

第一绝缘部分141可为第一栅极结构gs1及第二栅极结构gs2的实际隔离构件，且可仅形成在栅极隔离区中。相比之下，第二绝缘部分149可在第一方向x上延伸，且可扩展到设置在第一栅极结构gs1及第二栅极结构gs2周围的第一层间绝缘膜115(在下文中也被称为“层间绝缘膜”)。在本示例性实施例中采用的栅极隔离图案ct可与两个栅极结构gs相关联。

如图5所示，第二绝缘部分149可连接到与第二绝缘部分149相邻的两个栅极隔离区(例如，两个第一绝缘部分141)。如上所述，本示例性实施例中采用的栅极隔离图案ct可为与多对栅极结构gs相关联的栅极隔离图案。如图1及图5所示，栅极隔离图案ct可具有在第一方向x上延伸的伸长结构。

因此，栅极隔离图案ct可包括位于相应各对栅极结构gs之间的多个第一绝缘部分141以及设置在第一绝缘部分141上的第二绝缘部分149，第二绝缘部分149的一部分在第一方向x上延伸以连接各第一绝缘部分141。在另一个示例性实施例中，栅极隔离图案ct还可具有划分单个栅极结构的单个第一绝缘部分141。

在一些示例性实施例中，第二绝缘部分149可由与第一层间绝缘膜115的绝缘材料相同或相似的第一绝缘材料形成，且第一绝缘部分141可由与第一绝缘材料不同的第二绝缘材料形成。举例来说，第一绝缘材料可由氧化硅或氧化硅系材料形成，且第二绝缘材料可由绝缘材料(例如，siocn、sion、sicn或sin)形成。

在一些示例性实施例中，填充绝缘部分150或150'可由与第一绝缘部分141相似的第二绝缘材料形成。举例来说，填充绝缘部分150或150'可由siocn、sion、sicn或sin形成。即使在使用与第一绝缘部分141的材料相同的材料作为填充绝缘部分150或150'时，填充绝缘部分150及150'仍可由不同的工艺形成，从而彼此区别开。举例来说，第一绝缘部分141以及填充绝缘部分150或150'可由氮化硅形成，第一绝缘部分141可通过气相沉积工艺(例如，化学气相沉积(chemicalvapordeposition，cvd)工艺或物理气相沉积(physicalvapordeposition，pvd)工艺)形成，而填充绝缘部分150或150'可通过原子层沉积(atomiclayerdeposition，ald)工艺形成。在最终产品中，填充绝缘部分150或150'可为比第一绝缘部分141更致密的膜。

参照图3及图5，填充绝缘部分150的上端的水平高度l2可实质上相同于第一绝缘部分141的上表面的水平高度(参照图15b及图16b)。因此，填充绝缘部分150的上端的水平高度l2可低于第一栅极结构gs1的上表面的水平高度及第二栅极结构gs2的上表面的水平高度。

当第一栅极结构gs1及第二栅极结构gs2中的每一者包括栅极顶盖层137时，填充绝缘部分150的上端可高于栅极电极135的上表面并低于栅极顶盖层137的上表面。

可使用填充绝缘部分150及150'来使被开口的空隙v0及v0'闭合，且当在平面中观察时，填充绝缘部分150的第一区150a及填充绝缘部分150'的第一区150a'中的每一者可被第一绝缘部分141环绕。

在本示例性实施例中，第二绝缘部分149可扩展到第一层间绝缘膜115。在第二绝缘部分149与第一层间绝缘膜115之间的界面处，可实质上不存在与第一绝缘部分141的绝缘材料相同的第二绝缘材料(例如，氮化硅)。在形成第一绝缘部分141的工艺中，可将在第一层间绝缘膜115的表面上残留的第二绝缘材料(例如，sin)完全移除，此可有助于防止在后续生长工艺中出现缺陷。

栅极隔离图案ct可设置在器件隔离膜105上。举例来说，栅极结构gs可被划分成与p型金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)相关联的第一栅极结构gs1以及与n型金属氧化物半导体场效应晶体管相关联的第二栅极结构gs2。在本示例性实施例中，栅极隔离图案ct的下部区可位于器件隔离膜105内。如图3及图5所示，栅极隔离图案ct的下表面的水平高度l1可低于器件隔离膜105的顶表面的水平高度。在另一个示例性实施例中，栅极隔离图案ct的下表面的水平高度l1可低于栅极结构gs的下表面的水平高度。

参照图3，栅极绝缘膜134可设置在栅极电极135与第一有源图案ap1及第二有源图案ap2之间以及栅极电极135与器件隔离膜105之间。另外，栅极绝缘膜134可在栅极电极135与侧壁间隔件132之间延伸(参照图5)。在本示例性实施例中，栅极绝缘膜134还可在栅极电极135与栅极隔离图案ct的侧壁之间延伸。举例来说，侧壁间隔件132可由绝缘材料(例如siocn、sion、sicn或sin)形成，且栅极绝缘膜134可包括氧化硅膜、氮氧化硅膜，或者可包括介电常数比氧化硅的介电常数高的高介电常数膜。

在位于栅极结构gs的两侧上的第一有源图案ap1及第二有源图案ap2上可分别设置有第一源极/漏极区sd1及第二源极/漏极区sd2。如图2所示，第一源极/漏极区sd1及第二源极/漏极区sd2可为使用第一有源图案ap1及第二有源图案ap2作为晶种再生长的外延层。作为实例，第一源极/漏极区sd1可包括掺杂有p型杂质的硅锗(sige)以提供p型金属氧化物半导体场效应晶体管。另外，第二源极/漏极区sd2可包含掺杂有n型杂质的硅(si)及/或碳化硅(sic)。第一源极/漏极区sd1及第二源极/漏极区sd2在生长工艺期间可沿结晶学稳定表面具有不同的形状。如图2所示，第一源极/漏极区sd1的横截面可具有五边形形状，且第二源极/漏极区sd2的横截面可具有六边形形状或角度平缓的多边形形状。

参照图2，第一层间绝缘膜115可设置在第一栅极结构gs1及第二栅极结构gs2周围以覆盖第一源极/漏极区sd1及第二源极/漏极区sd2。在第一层间绝缘膜115上可形成第二层间绝缘膜125。与第一层间绝缘膜115相似，第二层间绝缘膜125可由氧化硅或氧化硅系材料形成。

参照图1及图2，在栅极结构gs之间可设置有第一接触件ca。第一接触件ca可通过第一层间绝缘膜115及第二层间绝缘膜125连接到第一源极/漏极区sd1及第二源极/漏极区sd2。如在本示例性实施例中一样，第一接触件ca可在第二方向y上连接到多个源极/漏极区。然而，实例并非仅限于此。

第二接触件cb中的每一者可通过第二层间绝缘膜125电连接到栅极电极135。如在本示例性实施例中一样，第二接触件cb可在第一方向x上延伸以连接到多个栅极电极。然而，实例并非仅限于此。举例来说，第一接触件ca及第二接触件cb可由钨(w)、钴(co)、钛(ti)、其合金或其组合形成。

另外，可设置电连接到第一接触件ca及第二接触件cb的配线。配线可通过第一接触件ca及第二接触件cb对第一源极/漏极区sd1及第二源极/漏极区sd2中的每一者施加电压。

还可对具有不同结构的半导体器件应用根据本示例性实施例的栅极隔离图案ct。举例来说，可对具有不同结构的栅极结构应用栅极隔离图案ct。图6及图7示出其栅极结构具有不同结构的半导体器件，且可分别被理解为沿图1所示线ii-ii'及iv-iv'截取的剖视图。

参照图6及图7，根据本示例性实施例的半导体器件100'可包括栅极结构gs'，栅极结构gs'具有侧壁间隔件132'、设置在各个侧壁间隔件132'之间的栅极绝缘膜134'以及栅极电极135'。根据本示例性实施例的半导体器件100'可不包括图5所示栅极顶盖层137，此不同于上述示例性实施例。在这种情形中，填充绝缘部分150或150'的上端可低于栅极电极135'的上表面。

如上所述，在半导体器件100'的不同的结构中，填充绝缘部分150及150'与空隙v0及v0'的相对位置可在某种程度上发生改变。然而，填充绝缘部分150及150'可位于定位在栅极隔离图案ct(具体来说，栅极隔离区)中的第一绝缘部分141内，且填充绝缘部分150及150'可连接到至少空隙v0及v0'的上端。

图8至图10是根据各种示例性实施例的半导体器件中可采用的栅极隔离图案的剖视图，且可被理解为图3所示半导体器件的区'a'的放大图。

参照图8，半导体器件100a可包括在栅极结构gs的厚度方向上形成的空隙v0以及填充绝缘部分250。

填充绝缘部分250可包括第一区250a及第二区250b，第一区250a填充空隙v0的上端以使空隙v0闭合，第二区250b沿空隙v0的内表面的一部分延伸。在本示例性实施例中，可因空隙v0的窄开口区而在形成填充绝缘部分250的工艺中使空隙v0快速闭合，以使填充绝缘部分250可仅沉积在空隙v0的上部区的周边上且可实质上不沉积在空隙v0的下部区中。因此，可存在残留空隙v1。

另外，在本示例性实施例中采用的填充绝缘部分250可具有在第一绝缘部分141的上表面的一部分上残留的第三区250c。在形成填充绝缘部分250的工艺中，可移除填充绝缘部分250的不与空隙相关联的一部分(参照图16b及图17b)，但填充绝缘部分250的不与空隙相关联的一部分可有残留而不会被完全移除，且可提供位于第一绝缘部分141的上表面上的第三区250c。

参照图9，半导体器件100b可包括实质上填充空隙v0的填充绝缘部分250'。

如在本示例性实施例中一样，填充绝缘部分250'可使用具有优异的台阶覆盖性的沉积材料来完全填充空隙v0的内部空间。在这种情形中，可实质上不存在残留空隙或者可残留极小量的残留空隙。

参照图10，半导体器件100c可包括具有多个层的填充绝缘部分350。

本示例性实施例中采用的填充绝缘部分350可包括由不同材料形成的第一绝缘膜351以及第二绝缘膜352。举例来说，第一绝缘膜351可由具有相对良好的台阶覆盖性的sion、siocn或sio2形成，且第二绝缘膜352可由氮化硅形成，以防止空隙v0因后续工艺中的选择比(selectionratio)而被暴露出。根据本示例性实施例，使用具有不同性质的两个或更多个层可使得能够填充空隙v0，此可有助于防止空隙v0在后续工艺中开口以及有助于减小残留空隙v1的量。填充绝缘部分350并非仅限于双层，且可包括三个或更多个层。举例来说，填充绝缘部分350还可具有由siocn、sio2及si3n4形成的三层结构。

采用上述方式形成的填充绝缘部分350可包括第一区350a及第二区350b，第一区350a填充空隙v0的上端以使空隙v0闭合，第二区350b沿空隙v0的内表面的一部分延伸。

上述填充绝缘部分的各种结构及特性可采用不同的方式来进行组合。举例来说，可将图8所示第三区250c与图9所示填充绝缘部分250'或图10所示填充绝缘部分350进行组合，以使填充绝缘部分250'或填充绝缘部分350的区的一部分可从第一绝缘部分141的上表面延伸。另外，如图9所示，还可提供图10所示填充绝缘部分350来使空隙v0可实质上被完全填充。

图11a至图20a是示出沿图1所示线ii-ii'截取的根据示例性实施例的制造半导体器件的方法的剖视图。图11b至图20b是示出沿图1所示线iv-iv'截取的根据示例性实施例的制造半导体器件的方法的剖视图。

根据本示例性实施例的制造方法可被理解为制造以上参照图1至图5阐述的半导体器件的方法，可为实质上相同的配置提供相同的或类似的参考编号，且为使解释简明起见将省略重复的说明。

参照图11a及图11b，可在用于形成栅极结构的区中形成侧壁间隔件132及牺牲层dg，且可形成用于栅极隔离的掩模图案m。

可将牺牲层dg设置在各个侧壁间隔件132之间。牺牲层dg可由例如多晶硅形成。掩模图案m可形成在第一层间绝缘膜115上，且可具有用于界定牺牲层dg的栅极隔离区的开口o。举例来说，掩模图案m可由硬掩模材料(例如，sin或原硅酸四乙酯(tetraethylorthosilicate，teos))形成。可将在后续工艺中暴露出的牺牲层dg的栅极隔离区移除。

参照图12a及图12b，可将牺牲层dg的使用掩模图案m作为蚀刻掩模暴露出的被暴露出的栅极隔离区移除。

通过蚀刻工艺，第一层间绝缘膜115的凹槽r可与用于栅极隔离的沟槽t一起形成。当在平面中观察时，第一层间绝缘膜115的凹槽r可具有与图1所示栅极隔离图案ct相同的形状。

参照图13a及图13b，可形成隔离绝缘层141'以形成第一绝缘部分141(参照图5)。

用于栅极隔离的沟槽t及凹槽r可被隔离绝缘层141'填充。在填充工艺中，可在用于栅极隔离的沟槽t中产生空隙v0及v0'。隔离绝缘层141'可由绝缘材料(例如，siocn、sion、sicn、sin等)形成。在本示例性实施例中，隔离绝缘层141'可由氮化硅形成。隔离绝缘层141'可通过沉积工艺(例如化学气相沉积工艺或物理气相沉积工艺)形成，且可具有通过化学机械抛光(chemicalmechanicalpolishing，cmp)工艺平坦化的上表面。

填充工艺可被沉积相对薄的膜的工艺取代。代替未完全填充的凹槽r，可通过沉积足以仅填充用于栅极隔离的沟槽t的薄膜来省略额外的化学机械抛光工艺。即使在薄膜沉积工艺中也可能会产生空隙，且可形成具有比在填充工艺中形成的空隙v0及v0'相对大的宽度的空隙。

参照图14a及图14b，可执行第一倒角工艺(chamferingprocess)来移除隔离绝缘层141'的位于凹槽r内的一部分。

在第一倒角工艺中，可通过移除位于凹槽r内的部分隔离绝缘层141'并留下位于用于栅极隔离的沟槽t内的部分隔离绝缘层141'来提供用于栅极隔离的第一绝缘部分141。位于凹槽r内的部分隔离绝缘层141'可通过蚀刻移除，从而不会残留在凹槽r内。因此，隔离绝缘层141'的材料可不残留在第一层间绝缘膜115的表面上，此可有助于避免后续工艺中的缺陷。倒角工艺可暴露出位于第一绝缘部分141内的空隙v0及v0'。如图14b所示，空隙v0及v0'可具有暴露到第一绝缘部分141的上表面的开口ov。

参照图15a及图15b，在第一倒角工艺之后可形成填充绝缘膜150”。

在本示例性工艺中，可通过填充绝缘膜150”来使空隙v0及v0'的开口ov闭合。填充绝缘膜150”可通过原子层沉积工艺形成。举例来说，与第一绝缘部分141相似，填充绝缘膜150”可由绝缘材料(例如siocn、sion、sicn、sin等)形成。即使在由与第一绝缘部分141的材料相同或相似的材料形成时，填充绝缘膜150”也可通过原子层沉积工艺被形成为更致密的膜，以使得在最终结构中填充绝缘膜150”可与第一绝缘部分141区别开。

参照图16a及图16b，可执行第二倒角工艺来移除填充绝缘膜150”的位于凹槽r内的部分。

在第二倒角工艺中，可移除填充绝缘膜150”的位于凹槽r内的部分，且可使填充绝缘膜150”的位于空隙v0及v0'内的部分残留下来以由此提供填充绝缘部分150及150'。填充绝缘部分150可包括设置在空隙v0的上端上的第一区150a以及延伸到空隙v0的内表面的第二区150b。填充绝缘部分150'可包括设置在空隙v0'的上端上的第一区150a'以及延伸到空隙v0'的内表面的第二区150b'。可分别使用填充绝缘部分150的第一区150a及填充绝缘部分150'的第一区150a'来使空隙v0及空隙v0'的开口ov闭合。由此，可防止在后续工艺中出现由使空隙v0及空隙v0'开口而造成的缺陷。

参照图17a及图17b，在移除掩模图案m之前，可使用绝缘材料146填充凹槽r。在此工艺中使用的绝缘材料146并非仅限于此，且可为例如旋涂玻璃(例如，tonen硅氮烷(tonensilazene，tosz))。

接着，如图18a及图18b所示，可移除掩模图案m，且可暴露出栅极区中的牺牲层dg来执行用于形成栅极结构的置换工艺。可在形成绝缘材料146的工艺之后通过例如化学机械抛光工艺来执行移除掩模图案m的工艺。

接着，可使用例如化学氧化物移除(chemicaloxideremoval，cor)工艺来移除凹槽r中的绝缘材料146。另外，可执行对用于形成硬掩模的氮化硅进行的回蚀工艺。接着，回蚀工艺可移除暴露于凹槽r的第一层间绝缘膜115表面上的残留氮化物(例如，残留物，例如填充绝缘膜150”等)。因此，在后续工艺中可有效地防止由残留的氮化物造成的缺陷。

参照图19a及图19b，可在凹槽r中形成第二绝缘部分149，且可移除栅极区中的牺牲层dg。

第二绝缘部分149可由与第一层间绝缘膜115的材料相同或相似的材料形成。举例来说，第二绝缘部分149可由氧化硅或氧化硅系材料形成。即使在使用与第一层间绝缘膜115的材料相同或相似的材料时，也可识别出第二绝缘部分149与第一层间绝缘膜115之间的边界。此可因工艺以及形成条件之间的差异而引起。

在移除栅极区中的牺牲层dg之后，可在用于栅极结构的沟槽tg中形成栅极绝缘膜134及栅极电极135，如在图20a及图20b中所示。可将栅极绝缘膜134及栅极电极135沉积成使得栅极绝缘膜134及栅极电极135可位于侧壁间隔件132之间，且接着可通过例如化学机械抛光工艺形成栅极结构gs，以具有与第一层间绝缘膜115的上表面共面的上表面。举例来说，栅极绝缘膜134可包括高介电常数膜，所述高介电常数膜包括氧化硅膜或氮氧化硅膜或者具有比氧化硅高的介电常数，且栅极电极135可包含金属、金属氮化物或掺杂多晶硅。

另外，作为用于获得图1至图5所示半导体器件的后续工艺，可使用栅极结构的回蚀工艺、栅极顶盖层形成工艺以及第一接触件和第二接触件的工艺。

图21a至图24a是示出沿图1所示线ii-ii'截取的根据示例性实施例的制造半导体器件的方法的剖视图。图21b至图24b是示出沿图1所示线iv-iv'截取的根据示例性实施例的制造半导体器件的方法的剖视图。

根据上述示例性实施例的图11a至图14b所示的制造方法的工艺可被理解为在图21a至图21b所示工艺之前进行的工艺。本示例性实施例可有用地应用于大小相对比在上述示例性实施例中形成的图13b所示空隙v0及空隙v0'大的空隙v0及空隙v0'。

参照图21a及图21b，可在第一倒角工艺之后形成第一填充绝缘膜351'。

在本工艺中，可形成第一填充绝缘膜351'来填充空隙v0的内部空间及空隙v0'的内部空间。在本工艺中，第一填充绝缘膜351'可由具有相对良好的台阶覆盖性的绝缘材料(例如，siocn、sion或sio2)形成，以明显减小空隙v0及空隙v0'的开口ov'。然而，空隙v0及空隙v0'的开口ov'可能仍未闭合。

接着，如图22a及图22b所示，可形成第二填充绝缘膜352'。

在本工艺中，空隙v0及空隙v0'的开口ov'可被第二填充绝缘膜352'闭合。第二填充绝缘膜352'可由例如氮化硅形成，以防止空隙v0及空隙v0'因后续工艺的选择比而被暴露出。第二填充绝缘膜352'可通过例如原子层沉积工艺形成。根据本示例性实施例的双层可包括由例如sion或si3n4形成的两个或更多个不同的填充绝缘膜351'及352'，以使得在最终结构中可容易地识别出双层。另外，这种双层可有效地覆盖相对大的空隙。

参照图23a及图23b，可执行第二倒角工艺来移除第一填充绝缘膜351'及第二填充绝缘膜352'(图22a及图22b)的位于凹槽r内的部分。

在第二倒角工艺中，第一填充绝缘膜351'及第二填充绝缘膜352'的位于凹槽r内的部分可被移除，且第一填充绝缘膜351'及第二填充绝缘膜352'的位于空隙v0及空隙v0'内的部分可残留下来，以由此提供填充绝缘膜350及填充绝缘膜350'。填充绝缘膜350可包括设置在空隙v0的上端上的第一区350a以及延伸到空隙v0的内表面的第二区350b。填充绝缘膜350'可包括设置在空隙v0'的上端上的第一区350a'以及延伸到空隙v0'的内表面的第二区350b'。填充绝缘膜350的第一区350a可有效地使空隙v0的开口ov'闭合，且填充绝缘膜350'的第一区350a'可有效地使空隙v0'的开口ov'闭合。因此，可防止在后续工艺中出现由使空隙v0及空隙v0'开口造成的缺陷。

参照图24a及图24b，可移除掩模图案m，且可暴露出栅极区中的牺牲层dg以执行用于形成栅极结构的置换工艺。

移除掩模图案m的工艺可通过在利用绝缘材料填充凹槽r之后进行的化学机械抛光工艺来执行。可引用参照图17及图18执行的工艺来作为本工艺的详细说明。

接着，可与根据前述示例性实施例的图19及图20所示制造方法的栅极结构形成工艺一起执行栅极顶盖层形成工艺以及第一接触件及第二接触件的工艺。

综上所述，当制造具有符合半导体器件的高集成度趋势的微图案的半导体器件时，可将微图案实施成具有微宽度或微距离。另外，在超越平面金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)的进步中，已考虑到包括鳍型场效应晶体管(finfieldeffecttransistor，finfet)的半导体器件，所述鳍型场效应晶体管包括具有三维结构的沟道。

如上所述，根据示例性实施例，可提供一种半导体器件以及一种制造所述半导体器件的方法，所述半导体器件可通过在将绝缘膜完全地移除以使得绝缘膜可不残留在凹槽的不期望的表面上的同时避免暴露出空隙来防止在后续工艺中出现缺陷。本发明的示例性实施例可提供一种集成度得到提高的半导体器件以及制造所述半导体器件的方法。

在本文中已公开了本发明的示例性实施例，且尽管采用了特定用语，然而使用这些用语仅是为了从一般性及说明性的意义加以解释而非用于限制目的。在一些情形中，如在提出本申请时对所属领域中的一般技术人员而言将显而易见，除非另外具体地指明，否则结合具体实施例阐述的特征、特性及/或元件可单独使用或与结合其他实施例阐述的特征、特性及/或元件组合使用。因此，所属领域中的技术人员应理解，在不背离以上权利要求书中所阐述的本发明的精神及范围的条件下可作出形式及细节上的各种变化。