改善扩散长度效应及制作MOS晶体管的方法与流程

本发明涉及半导体器件的制造领域，尤其涉及改善扩散长度效应及制作mos晶体管的方法。

背景技术

近年来，为了消除半导体元件间的相互影响，半导体制造中引入了元件隔离宽度小的浅沟槽隔离(shallowtrenchisolation，sti)。浅沟槽隔离因其漏电流小，隔离性好等优点而被广泛的应用于晶体管的制备工艺中，但是，采用浅沟槽隔离技术后，会产生不定型或者不均匀双轴压应力，导致有源区中应力分布不均匀，影响有源区中离子的扩散即lod效应(lengthofdiffuseeffect，扩散长度效应)，进而会对器件的各项电学性能产生不良影响。

现有技术中采用对设计布局进行优化，增加栅极到有源区边缘的距离(sa/sb)减弱应力，以及增加退火步骤等方式来释放浅沟槽隔离结构的应力，但是随着器件的尺寸不断缩小，这些方法的效果并不理想，扩散长度效应还是很明显，器件的性能并未得到更好的改善，且通过改变设计布局会降低mos晶体管的集成度。因此，目前亟需找到更加有效的改善扩散长度效应的方法。

技术实现要素：

为解决上述问题，本发明提供一种改善扩散长度效应及制作mos晶体管的方法，可以减小浅沟槽隔离结构所产生的应力对有源区离子扩散的影响，达到改善扩散长度效应的作用，保证mos晶体管性能稳定性和可靠性。

本发明提供一种改善扩散长度效应的方法，包括：

提供一衬底，所述衬底内形成有浅沟槽；

对所述浅沟槽进行倾斜锗离子注入；

填充绝缘层在所述浅沟槽内，所述离子注入能够改变所述浅沟槽侧壁及底部的衬底的晶格结构，以缓冲所述衬底与所述绝缘层之间的应力。

优选的，所述锗离子注入的能量为5kev～60kev。

优选的，所述锗离子注入的浓度范围为10¹⁴～10¹⁶/cm²。

优选的，所述锗离子注入与所述半导体衬底垂直方向的倾斜角度为0～45度。

优选的，在离子注入后，在所述浅沟槽侧壁和底部上形成一氧化层。

优选的，所述氧化层采用原位水汽生成工艺形成。

进一步的，本发明提供一种制作mos晶体管的方法，包括：

提供一衬底，于所述衬底上形成多个浅沟槽；

对所述浅沟槽进行倾斜锗离子注入；

于所述浅沟槽侧壁及底部上形成一氧化层；

于所述浅沟槽内填充绝缘层，形成浅沟槽隔离结构，相邻所述浅沟槽隔离结构之间的区域为有源区。

优选的，所述锗离子注入的能量为5kev～60kev，所述锗离子注入的浓度范围为10¹⁴～10¹⁶/cm²。

优选的，所述锗离子注入与所述半导体衬底垂直方向的倾斜角度为0～45度，

优选的，制作mos晶体管的方法还包括在有源区内形成栅极、源/漏极。

综上所述，本发明提供一种改善扩散长度效应的方法，通过在浅沟槽的侧壁和底部注入锗离子，改变离子注入处的衬底的晶格结构，使衬底与浅沟槽内绝缘层之间产生的应力减小，从而改善扩散长度效应，提高半导体器件的性能。

进一步的，本发明提供一种mos晶体管的制作方法，通过在浅沟槽结构制作过程加入锗离子注入，缓冲了衬底和浅沟槽内绝缘层之间应力的作用，进而减弱应力对有源区离子扩散的影响，保证mos晶体管性能稳定性和可靠性。

进一步的，本发明是在不改变设计布局的前提下，对浅槽隔离结构的形成过程进行改进，并不影响mos晶体管的集成度，而且，本发明只是在浅沟槽的侧壁和底部进行小剂量的离子注入，工艺流程与现有工艺兼容，简便易行。

附图说明

图1是本发明实施例一提供的一种改善扩散长度效应的方法流程图；

图2至图9是本发明实施例二中提供的制作mos晶体管的各步骤对应的剖面图。

图10是实施例二与现有技术制备的mos晶体管在形成浅沟槽结构后的应力分布曲线图；

图11是实施例与现有技术制备的mos晶体管的源极/漏极掺杂曲线图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。

正如背景技术所述，采用浅沟槽隔离技术后，会产生不定型或者不均匀双轴压应力，导致有源区中应力分布不均匀，影响有源区中离子的扩散即lod效应(lengthofdiffuseeffect，扩散长度效应)，进而会对器件的各项电学性能产生不良影响。另外，对于一些具有不同sa/sb(栅极到有源区边缘的距离)的mos晶体管性能差异较大，一般通过改变sa/sb来保持mos晶体管性能的一致性，然而这种通过改变设计布局的方法会降低mos晶体管的集成度。

基于上述问题，本发明提供一种改善扩散长度效应的方法，通过在浅沟槽的侧壁和底部注入离子，改变注入离子处的衬底的晶格结构，使浅沟槽侧壁和底部的衬底具有非晶结构，进而减弱衬底与浅沟槽内绝缘层之间产生的应力作用，从根本上改变了产生应力的因素，从而改善扩散长度效应，提高了半导体器件的性能。

实施例一

图1为本发明一实施例所提供的改善扩散长度效应的方法流程图，如图1所示，本发明提出的一种改善扩散长度效应的方法，包括以下步骤：

s01：提供一衬底，所述衬底内形成有浅沟槽；

s02：对所述浅沟槽进行倾斜锗离子注入；

s03：填充绝缘层在所述浅沟槽内，所述离子注入能够改变所述浅沟槽侧壁及底部的衬底的晶格结构，以缓冲所述衬底与所述绝缘层之间的应力。

具体的，参考图5和图6，在浅沟槽的侧壁和底部进行离子注入，形成注入离子区110。本实施例中所述离子注入为锗离子注入，所述锗离子注入的能量范围为5kev～60kev，例如可以为10kev，30kev，50kev等，本实施例优选为40kev，注入锗离子的浓度范围为10¹⁴～10¹⁶/cm²，将锗离子浓度控制在这个范围可以避免锗离子的注入对半导体器件其他电学参数的影响。其中，所述锗离子注入与所述衬底垂直方向的倾斜角度为0～45度，优选为15度。

本实施例提供的改善扩散长度效应的方法还包括在锗离子注入后，在所述浅沟槽底部和侧壁上形成一氧化层120，所述氧化层120可以采用热氧化法形成，优选采用原位水汽生成(in-situsteamgeneration，issg)工艺形成。所述氧化层120可以改善浅沟槽的侧壁和底部与其内填充的绝缘层之间的截面特性,以及在该氧化层形成过程中，会对因离子注入而造成的衬底缺陷进行修复。

本实施例在浅沟槽的底部和侧壁进行锗离子注入，因锗原子质量大，会将沟槽(衬底单晶硅)表面打出一层非晶层，由于非晶材料在结构上较相同的晶体材料疏松，故其热膨胀系数相比于单晶硅会降低，从而达到缓冲衬底(单晶硅)和浅沟槽内绝缘层(二氧化硅)之间应力的作用，从而改善扩散长度效应的作用，提高半导体器件的性能。

实施例二

本发明还提供一种制作mos晶体管的方法，图2至图8为本发明制作mos晶体管的结构示意图。如图所示，制作mos晶体管的方法包括以下步骤：

步骤s21：提供一衬底，于所述衬底上形成多个浅沟槽；

步骤s22：对所述浅沟槽进行倾斜锗离子注入；

步骤s23：于所述浅沟槽侧壁及底部上形成一氧化层；

步骤s24：于所述浅沟槽内填充绝缘层，形成浅沟槽隔离结构，所述浅沟槽隔离结构之间的区域为有源区。

具体的，执行步骤s21，提供一衬底100，其中衬底100的材质可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。作为示例，在本实施例中，衬底100的材质选用单晶硅。

如图2所示，首先在衬底100上形成衬垫氧化层101，形成衬垫氧化层101可采用热氧化法或化学气相沉积法，衬垫氧化层101的材质优先为氧化硅，厚度优选为用于保护有源区在后续工艺中免受化学腐蚀。然后用低压化学气沉积法或等离子辅助化学气相沉积法在衬垫氧化层101上形成刻蚀阻挡层102，用于在后续蚀刻过程中保护下面的衬垫氧化层101免受腐蚀，其中刻蚀阻挡层102的材质可为氮化硅、氮氧化硅或者二者的混合层，本实施例优选为氮化硅，一般采用化学气相沉积法形成。

在刻蚀阻挡层102表面上旋涂光刻胶层103，为保证曝光精度，还可以在光刻胶层103与刻蚀阻挡层102之间形成抗反射层(图中未示)，以减少不必要的反射。之后采用具有浅沟槽图形的掩膜版对光刻胶层103进行曝光，在光刻胶层103的表面形成浅沟槽图案104，如图3所示。接着以具有浅沟槽图案的光刻胶层为掩膜，采用干法刻蚀刻蚀衬垫氧化层102和刻蚀阻挡层103直至露出半导体衬底100，再用灰化法去除光刻胶层103后，以衬垫氧化层102和刻蚀阻挡层103为掩膜，用干法刻蚀法刻蚀半导体衬底，形成浅沟槽，如图4所示。

执行步骤s22，在所述浅沟槽的侧壁和底部注入离子，以改变注入离子处的衬底的晶格结构，注入离子区110的分布如图5所示。

本实施例中在浅沟槽的侧壁和底部注入的离子为锗离子，所述锗离子注入的能量为5kev～60kev，例如可以为10kev，30kev，50kev等，本实施例优选为40kev，注入离子的浓度范围为10¹⁴～10¹⁶/cm²。其中，所述锗离子注入与所述半导体衬底垂直方向的倾斜角度为0～45度，优选为15度。

执行步骤s23，在完成锗离子注入后的浅沟槽的侧壁和底部形成一氧化层120，如图6所示。所述氧化层120采用原位水汽生成(in-situsteamgeneration，issg)方式形成，用于改善衬底(单晶硅)与浅沟槽内填充的绝缘层之间的截面特性，以及在该氧化层形成过程中，会对因离子注入而造成的衬底缺陷进行修复。

执行步骤s24，于所述浅沟槽内填充绝缘层，形成浅沟槽隔离结构，所述浅沟槽隔离结构之间的区域为有源区。首先，在所述浅沟槽(氧化层120)内填充绝缘氧化物，所述绝缘氧化物覆盖刻蚀阻挡层103，所述绝缘氧化物的材质可以为氧化硅，可以采用低压化学气相沉积法或高密度等离子体化学气相沉积法形成。然后，去除所述浅沟槽外的绝缘氧化物，本实施例中可采用化学机械研磨(cmp)工艺去除浅沟槽以外的绝缘氧化物，使浅沟槽表面齐平，即在浅沟槽内形成绝缘层130，如图7所示，由于半导体衬底100表面覆盖有氮化硅刻蚀阻挡层103，可以防止过度研磨。最后，用湿法刻蚀方法去除衬垫氧化层102和刻蚀阻挡层103，形成浅沟槽隔离结构，如图8所示。

在现有技术形成的隔离结构中，由于衬底(单晶硅)与浅沟槽内填充的绝缘层(二氧化硅)的热膨胀系数不同(单晶硅：2.5×10^-61/℃，二氧化硅：0.5×10^-61/℃)会产生不定型或者不稳定的双轴压应力，从而影响有源区中离子的分布，进而会对mos晶体管的各项电学性能产生不良影响。而本实施例在形成浅沟槽之后，在浅沟槽的侧壁和底部进行锗离子注入，因锗原子质量大，会将浅沟槽硅表面打出一层非晶层，由于非晶材料在结构上较相同的晶体材料疏松，故其热膨胀系数相比于单晶硅会降低，从而达到缓冲衬底(单晶硅)和浅沟槽内绝缘层(二氧化硅)之间应力的作用，减弱应力对有源区离子扩散的影响，保证mos晶体管性能稳定性和可靠性。另外，本实施例可以在不改变设计布局的基础上，使具有不同sa/sb的mos晶体管性能保持一致。

最后，本实施例提供的制作mos晶体管的方法还包括在浅沟槽隔离结构之间的有源区衬底上100上形成栅极、源/漏极。具体的，如图9所示，首先，在浅沟槽隔离结构之间的有源区衬底上100上依次形成栅介质层104和栅极105，所述栅介质层104和栅极105沟槽栅极结构，所述栅介质层104的材质优选氧化硅，所述栅极105的材质优选多晶硅。然后，以栅极结构为掩模，在栅极结构的两侧的衬底100内进行离子注入，形成源/漏极延伸区106。在栅极结构两侧形成侧墙107，所述侧墙107的材质可以为氧化硅、氮化硅和氮氧化硅中的一种或者它们的组合。接着，以栅极结构和侧墙107为掩模，在栅极结构两侧的衬底100内进行离子注入，形成源/漏极108。最后，对衬底100进行退火处理，使注入的离子扩散均匀。

图10为本实施例与现有技术制备的mos晶体管在形成浅沟槽结构后的应力分布曲线图(stressdistributingprofile)，其中纵坐标为应力(单位：n/cm²)，横坐标为纵向剖面深度(单位：μm)。由图10可以看出本实施例通过注入锗离子形成的浅沟槽隔离结构的应力分布(曲线1)明显低于采用现有技术形成的浅沟槽隔离结构(曲线2)的应力分布，即衬底与浅沟槽内绝缘层之间产生的应力减小，进而减弱应力对有源区离子扩散的影响，达到改善扩散长度效应的目的。

图11为本实施例与现有技术制备的mos晶体管的源极/漏极掺杂曲线图(s/ddopingprofile)。其中纵坐标为激活离子浓度(单位：cm^-2)，横坐标为横向距离(以栅极中心为零点，依次延伸为阱区(well)，源/漏极延伸区(ldd)，源极/漏极(sd))(单位：μm)。可以看出本实施例中通过在浅沟槽内注入锗离子形成的mos晶体管(曲线3)在沟道方向上的激活离子的扩散较采用现有技术形成的mos晶体管(曲线4)多，因此可以有效的增大驱动电流idsat，减小扩散长度效应带来的不良影响。本实施例中制备的mos晶体管的电学性能相对现有技术有所提高，主要表现在驱动电流idsat相对提高9.3％。

综上所述，本发明提供一种改善扩散长度效应的方法，通过在浅沟槽的侧壁和底部注入锗离子，改变离子注入处的衬底的晶格结构，使衬底与浅沟槽内绝缘层之间产生的应力减小，从而改善扩散长度效应，提高半导体器件的性能。

进一步的，本发明提供一种mos晶体管的制作方法，通过在浅沟槽结构制作过程加入锗离子注入，缓冲了衬底和浅沟槽内绝缘层之间应力的作用，进而减弱应力对有源区离子扩散的影响，保证mos晶体管性能稳定性和可靠性。

进一步的，本发明是在不改变设计布局的前提下，对浅槽隔离结构的形成过程进行改进，并不影响mos晶体管的集成度，而且，本发明只是在浅沟槽的侧壁和底部进行小剂量的离子注入，工艺流程与现有工艺兼容，简便易行。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。