半导体装置及其制造方法与流程

本申请案享有以日本专利申请2018-50484号(申请日：2018年3月19日)作为基础申请案的优先权。本申请案通过参考该基础申请案而包含基础申请案的全部内容。

本实施方式涉及一种半导体装置及其制造方法。

背景技术：

nand(notand，与非)型eeprom(electricallyerasableprogrammableread-onlymemory，带电可擦可编程只读存储器)等半导体存储器是将多个存储芯片积层在衬底上，利用金属导线将该存储芯片与衬底之间接合。如果积层的存储芯片数量变多，那么接合的金属导线数量也变多。因此，为了使接合时毛细绑定不干扰其他金属导线，必须扩大衬底的接合区。

另外，考虑通过pop(packageonpackage，封装体叠层)法使将多个半导体封装堆积且实质上积层的存储芯片数量增大。在此情况下，可以减少积层在1个半导体封装内的存储芯片数量，因此可以使衬底的接合区较小。但是，为了半导体封装彼此的连接，在无半导体芯片及接合区的区域，需要连接凸块的区。

技术实现要素：

实施方式提供一种可以将较多的半导体芯片积层、且可以减小封装尺寸的半导体装置及其制造方法。

实施方式的半导体装置具备第1衬底与第2衬底。将至少1个第1半导体芯片设置在第1衬底的第1面上。第1导线将第1半导体芯片与第1衬底之间电连接。第1树脂将第1半导体芯片及第1导线密封在第1面上。第1金属凸块设置在与第1面相反侧的第1衬底的第2面。第2衬底位于第1衬底的下方。将至少1个第2半导体芯片设置在第2衬底的第3面上，且电连接于第1金属凸块。第2导线将第2半导体芯片与第2衬底之间电连接。第2树脂设置在第1衬底的第2面与第2衬底的第3面之间，且将第1金属凸块、第2半导体芯片及第2导线密封。第2金属凸块设置在与第3面相反侧的第2衬底的第4面。

附图说明

图1是表示第1实施方式的半导体存储器的构成例的剖视图。

图2(a)、(b)、图3(a)、(b)、图4(a)、(b)、图5(a)、(b)、以及图6(a)、(b)是表示第1实施方式的半导体存储器的制造方法的一例的剖视图。

图7是表示第2实施方式的半导体存储器的构成例的剖视图。

图8是表示第3实施方式的半导体存储器的构成例的剖视图。

具体实施方式

以下，参考附图对本发明的实施方式进行说明。本实施方式并非限定本发明。在以下的实施方式中，衬底的上下方向表示将设置着半导体芯片的面朝上时的相对方向，有与顺应重力加速度的上下方向不同的情况。附图是示意性或概念性附图，各部分的比率等未必限于与实际情况相同。在说明书与附图中，对于与在上文中对应既有附图已作说明的要素相同的要素标注相同的符号并适当省略详细的说明。

(第1实施方式)

图1是表示第1实施方式的半导体存储器1的构成例的剖视图。半导体存储器1具备第1封装10与第2封装20。第1封装10具备第1衬底11、第1半导体芯片ch1、第1导线w1、第1树脂12、以及第1金属凸块b1。第2封装20具备第2衬底21、第2半导体芯片ch2、第2树脂22、第2金属凸块b2、以及存储控制器cnt。

(第1封装10的构成)

第1衬底11具备多个配线层112a、112b、树脂层110、以及电极垫114。配线层112a、112b以将任意的电极垫114与任意的第1金属凸块b1之间电连接的方式配线。配线层112a、112b采用的是例如铜、钨等导电性金属。树脂层110设置在配线层112a、112b之间或它们的表面。树脂层110采用的是例如玻璃环氧树脂等绝缘材料。

在第1衬底11的第1面f1上，积层着多个第1半导体芯片ch1。最下层的第1半导体芯片ch1通过粘接层daf(dieattachmentfilm)而粘接在第1衬底11上。在此之上，将第1半导体芯片ch1通过粘接层daf而粘接在其正下方的第1半导体芯片ch1上。这样，多个第1半导体芯片ch1通过粘接层daf而在纵向(相对于衬底11的第1面f1大致垂直的方向)积层。

如图1所示，多个第1半导体芯片ch1呈阶梯状错开而积层，进而从中途朝相反方向错开而积层。由此，抑制在第1半导体芯片ch1的电极垫(未图示)上重复有其他的第1半导体芯片ch1，能够将第1导线w1连接于各第1半导体芯片ch1的电极垫。第1半导体芯片ch1例如可以是分别具有相同构成的存储芯片。存储芯片例如也可以是具有将存储单元三维排列的立体型存储单元阵列的nand型eeprom芯片。

第1导线w1接合在第1半导体芯片ch1的电极垫与第1衬底11的电极垫114之间。第1导线w1将第1半导体芯片ch1的电极垫与第1衬底11的电极垫114之间电连接。第1导线w1采用的是例如金等导电性金属。

第1树脂12将第1半导体芯片ch1及第1导线w1密封在第1面f1上。由此，第1树脂12保护第1半导体芯片ch1及第1导线w1不受来自外部的冲击或外部大气的影响。

第1金属凸块b1设置在与第1面f1相反侧的第1衬底11的第2面f2，且连接于配线层112b的一部分。第1金属凸块b1是为了将第1封装10与第2封装20之间电连接而设置。第1金属凸块b1采用的是例如焊料等导电性金属。

(第2封装20的构成)

第2衬底21具备多个配线层212a～212c、树脂层210、以及电极垫214。配线层212a～212c以将任意的电极垫214与任意的第2金属凸块b2之间电连接的方式而配线。配线层212a～212c采用的是例如铜、钨等导电性金属。树脂层210设置在配线层212a～212c之间、或者它们的表面。树脂层210采用的是例如玻璃环氧树脂等绝缘材料。

在第2衬底21的第3面f3上，积层着存储控制器cnt及多个第2半导体芯片ch2。存储控制器cnt设置在所积层的多个第2半导体芯片ch2之下，且由树脂层23被覆。存储控制器cnt控制第1及第2半导体芯片ch1、ch2的动作。在树脂层23之上，通过粘接层daf粘接着多个第2半导体芯片ch2。多个第2半导体芯片ch2通过粘接层daf而在纵向(相对于衬底21的第3面f3大致垂直的方向)上积层。

多个第2半导体芯片ch2也与第1半导体芯片ch1同样地，呈阶梯状错开而积层，进而从中途朝相反方向错开而积层。由此，抑制在第2半导体芯片ch2的电极垫(未图示)上重复有其他的第2半导体芯片ch2，能够将第2导线w2连接于各第2半导体芯片ch2的电极垫。第2半导体芯片ch2与第1半导体芯片ch1同样地，例如可以是分别具有相同构成的存储芯片。

第2导线w2接合在存储控制器cnt或第2半导体芯片ch2的电极垫与第2衬底21的电极垫214之间。第2导线w2将第2半导体芯片ch2的电极垫与第2衬底21的电极垫214之间电连接。第2导线w2采用的是例如金等导电性金属。

第2树脂22将第2半导体芯片ch2及第2导线w2密封在第3面f3上。由此，第2树脂22可以保护第2半导体芯片ch2及第2导线w2不受来自外部的冲击或外部大气的影响。在此，第2树脂22设置在第1衬底11的第2面f2与第2衬底21的第3面f3之间，不仅将第2半导体芯片ch2及第2导线w2密封，而且也将第1金属凸块b1密封。即，在第1衬底11的第2面f2与第2衬底21的第3面f3之间，第1金属凸块b1、第2半导体芯片ch2及第2导线w2使用包含相同树脂材料的第2树脂22而密封。第2树脂22通过同一工序被封入在第1衬底11的第2面f2与第2衬底21的第3面f3之间而形成。因此，第2树脂22从第1金属凸块b1跨及第2半导体芯片ch2而连续，且无缝地一体化。这样，第2树脂22将第1金属凸块b1、多个第2半导体芯片ch2及第2导线w2密封为一体的树脂。

第2金属凸块b2设置在与第3面f3相反侧的第2衬底21的第4面f4，且连接于配线层212c的一部分。第2金属凸块b2是为了将半导体存储器1电连接于外部的安装衬底(未图示)等而设置。第2金属凸块b2采用的是例如焊料等导电性金属。

在最上层的第2半导体芯片ch2之上，设置着再配线层216。再配线层216电连接于第2半导体芯片ch2内的元件与第1金属凸块b1之间。另外，也有利用导线w2将再配线层216与第2衬底21的电极垫214电连接的情况。由此，第1封装10内的第1半导体芯片ch1及第2封装20内的存储控制器cnt电连接，第1及第2半导体芯片ch1、ch2作为半导体存储器1发挥功能。

这样，半导体存储器1具有与pop类似的构成。但是，通常，p0p在下侧封装内具有用以将上侧封装的金属凸块连接于半导体芯片的侧方的垫区。该凸块的垫区与下侧封装的半导体芯片旁侧邻接地设置，妨碍半导体存储器1的微细化。

相对于此，本实施方式的半导体存储器1在第2半导体芯片ch2上设置着再配线层216，且第1半导体芯片ch1的第1金属凸块b1接触于该再配线层216上。因此，第2封装20无需在第2半导体芯片ch2的横向上具有第1金属凸块b1的连接区。由此，可使半导体存储器1微细化。

另外，因为被分割为第1封装10与第2封装20，所以积层在各封装10、20内的半导体芯片ch1、ch2各自的数量较少即可。例如，如果以第1封装10与第2封装20将半导体芯片数进行等分，那么积层在各封装10、20内的半导体芯片ch1、ch2各自的数量为一半即可。由此，在封装10、20的各者中接合的导线w1、w2的数量减半。

另外，通过使积层在各封装10、20内的半导体芯片ch1、ch2各自的数量减少而使半导体芯片ch1、ch2与衬底11、21之间的段差变小。毛细绑定在导出导线的前端较细，但在根基的部分变粗。因此，如果将多数的半导体芯片ch1、ch2积层到较高的位置的情况下，要将导线接合到半导体芯片ch1、ch2的附近，那么毛细绑定的根基较粗的部分会接触(干扰)到已设的半导体芯片及导线。为了抑制这种毛细绑定的干扰，需要使衬底11、21侧的接合垫与半导体芯片ch1、ch2隔开。在此情况下，会阻碍衬底11、12的小型化。

相对于此，根据本实施方式，在各封装10、20中半导体芯片ch1、ch2与衬底11、21之间的段差变小。由此，在接合时，毛细绑定不容易干扰已设的半导体芯片及导线w1、w2，可以容易地连接其他的导线。因此，无需使衬底11、21侧的接合垫与半导体芯片ch1、ch2那样隔开。其结果可以缩小衬底11、21的接合区，令半导体存储器1微细化。

另外，第2树脂22从第1金属凸块b1跨及第2半导体芯片ch2而连续，无缝地一体化。第2树脂22将第1金属凸块b1、多个第2半导体芯片ch2及第2导线w2密封为一体树脂。由此，第2树脂22可以充分地保护第1金属凸块b1与再配线层216的连接部分。这样使得半导体存储器1的可靠性的提高。

在第1金属凸块b1未由树脂被覆的情况下，第1金属凸块b1未充分受到保护，那么会使半导体存储器1的可靠性降低。另外，与第2树脂22不同地向第1封装10与第2封装20之间导入追加树脂(未图示)的情况下，在第2树脂与该追加树脂之间产生界面。由此，第1金属凸块b1与再配线层216的连接部分的保护强度会降低。另外，为了不使保护强度降低而将特殊的树脂材料用于追加树脂的情况下，材料成本或制造成本上升，且需要形成追加树脂的工序，导致生产性的降低。

相对于此，根据本实施方式，第2树脂22从第1金属凸块b1跨及第2半导体芯片ch2而连续，无缝地一体化。由此，第2树脂22可以将第1金属凸块b1与再配线层216的连接部分的保护强度维持得较高。

另外，如下所述，第2树脂22是在将第1金属凸块b1连接于再配线层216之后形成。因此，第1金属凸块b1不会因第2树脂22等的影响而内缩或变形。由此，半导体存储器1的可靠性进一步提高。

接下来，对本实施方式的半导体存储器1的制造方法进行说明。

图2(a)～图6(b)是表示第1实施方式的半导体存储器1的制造方法的一例的剖视图。

首先，如图2(a)所示，准备第1衬底11。接下来，将多个第1半导体芯片ch1积层在第1衬底11上。第1半导体芯片ch1是使用粘接层daf粘接在第1衬底11或正下方的第1半导体芯片ch1上。另外，如参考图1所说明，多个第1半导体芯片ch1呈阶梯状错开而积层，进而从中途朝相反方向错开而积层。第1衬底11未被切割，而搭载多个第1半导体芯片ch1的积层体。此外，图2(a)～图3(b)、图5(a)～图6(b)中，为方便起见，省略第1半导体芯片ch1的积层体而图示为1个半导体芯片ch1。

接下来，如图2(b)所示，将第1半导体芯片ch1的电极垫与第1衬底11的电极垫114利用第1导线w1接合。此时，如上所述，第1半导体芯片ch1的积层数可以较少。因此，即使第1衬底11的接合区较小，毛细绑定(未图示)也可以不干扰第1导线w1的方式将第1导线w1接合。

接下来，如图3(a)所示，将第1衬底11配置在模具301、302内，如箭头a1所示，将第1树脂12封入到模具301、302的空腔内。由此，将第1半导体芯片ch1及第1导线w1通过第1树脂12而密封在第1衬底11上，形成第1封装10。

接下来，如图3(b)所示，在第1衬底11的第2面f2上形成第1金属凸块b1。第1金属凸块b1连接于位于第2面f2的配线层(电极垫)112b。

与第1封装10的形成同时、或者在其前后，实施图4(a)及图4(b)所示的第2衬底21的加工工序。

首先，将存储控制器cnt搭载到第2衬底21上。存储控制器cnt是使用粘接层daf粘接在第2衬底21上。将背面具有树脂层23的最下层的第2半导体芯片h2置于存储控制器cnt上，利用树脂层23将存储控制器cnt密封。此外，在图4(a)～图6(b)中，省略存储控制器cnt的图示。

接下来，将多个第2半导体芯片ch2积层在最下层的第2半导体芯片ch2上。第2半导体芯片ch2是使用粘接层daf粘接在正下方的其他的第2半导体芯片ch2上。另外，如参考图1所说明，多个第2半导体芯片ch2呈阶梯状错开而积层，进而从中途朝相反方向错开而积层。此时第2衬底21未被切割，而搭载多个第2半导体芯片ch2的积层体。另外，在第2半导体芯片ch2的积层体的最上层，积层着上表面具有再配线层216的第2半导体芯片ch2。此外，在图4(a)～图6(b)中，为方便起见，省略存储控制器cnt及第2半导体芯片ch2的积层体而图示为1个半导体芯片ch2。

接下来，如图4(b)所示，将第2半导体芯片ch2的电极垫与第2衬底21的电极垫214利用第2导线w2而接合。此时，如上所述，第2半导体芯片ch2的积层数可以较少。因此，即使第2衬底21的接合区较小，毛细绑定也可以不干扰第2导线w2的方式将第2导线w2接合在第2半导体芯片ch2与第2衬底21之间。

接下来，如图5(a)所示，以第1金属凸块b1接触第2半导体芯片ch2的再配线层216上的方式，将封装10置于第2半导体芯片ch2上。进而，将第1金属凸块b1及再配线层216通过热处理而连接。此时，第2半导体芯片ch2及第2导线w2未被树脂密封。因此，第1金属凸块b1可以电连接于第2半导体芯片ch2的再配线层216上而不依赖于第2树脂22的位置或形状。

接下来，如图5(b)所示，将第1衬底11配置在模具401、402内，且如箭头a2所示，将第2树脂22射出到模具401、402的空腔内。由此，将第2树脂22填充到第1衬底11的第2面f2与第2衬底21的第3面f3之间，且将第1金属凸块b1、第2半导体芯片ch2及第2导线w2密封。在此，第1封装10的第1金属凸块b1与第2封装20内的第2半导体芯片ch2及第2导线w2一起在同一工序中大致同时由第2树脂22密封。因此，使用作为同一树脂材料的第2树脂22，将第1金属凸块b1、第2半导体芯片ch2及第2导线w2一起密封。第2树脂22将第1金属凸块b1、第2半导体芯片ch2及第2导线w2无缝地密封为一体。即，金属凸块b1与第2半导体芯片ch2或第2导线w2之间的第2树脂22形成为一体且无界面。

接下来，如图6(a)所示，在第2衬底21的第4面f4上形成第2金属凸块b2。第2金属凸块b2连接于位于第4面f4的配线层(电极垫)212c。

接下来，如图6(b)所示，利用切割刀片将邻接的第1半导体芯片ch1间、以及邻接的第2半导体芯片ch2间切断。切割刀片对各第1及第2半导体芯片ch1、ch2，切断第1衬底11、第2衬底21、第1树脂12及第2树脂22。由此，半导体存储器1单片化为包含第1及第2半导体芯片的封装。以此方式，形成图1所示的半导体存储器1。此外，在图6(b)中，表示3个半导体存储器1的封装。但是，也可由同一衬底11、21形成4个以上的封装。

如上所述，根据本实施方式，第2树脂22从第1金属凸块b1跨及第2半导体芯片ch2而连续，无缝地一体化。第2树脂22不仅保护第2衬底21侧的多个第2半导体芯片ch2及第2导线w2，而且还保护第1衬底11侧的第1金属凸块b1。由此，第2树脂22可以将第1金属凸块b1与再配线层216的连接部分的保护强度维持得较高，可以使半导体存储器1的可靠性提高。

另外，第2树脂22是在将第1金属凸块b1连接于再配线层216之后形成。因此，第1金属凸块b1不会因第2树脂22等的影响而内缩或变形。由此，半导体存储器1的可靠性进一步提高。

另外，根据本实施方式，因为被分割为第1封装10与第2封装20，所以积层在各封装10、20内的半导体芯片ch1、ch2各自的数量较少即可。由此，接合时毛细绑定不容易干扰已设的导线w1、w2。其结果可以缩小衬底11、21的接合区，所以可以使半导体存储器1微细化。

进而，第1半导体芯片ch1的第1金属凸块b1连接于第2半导体芯片ch2上的再配线层216。因此，第2封装20无需在第2半导体芯片ch2的横向上设置垫区，所以可使半导体存储器1进一步微细化。

(第2实施方式)

图7是表示第2实施方式的半导体存储器2的构成例的剖视图。第2实施方式的半导体存储器2在第1封装10内具有单一的第1半导体芯片ch1，且在第2封装20内具有单一的第2半导体芯片ch2。在第2半导体封装ch2上，设置着再配线层216。第2实施方式的其他构成可以与第1实施方式的对应的构成相同。因此，第2实施方式可以获得与第1实施方式相同的效果。这样，第1及第2封装10、20也可以分别具有单一的半导体芯片ch1、ch2。

(第3实施方式)

图8是表示第3实施方式的半导体存储器2的构成例的剖视图。第1封装10中包含的第1半导体芯片ch1的数量、与第2封装20中包含的第2半导体ch2的数量也可以相等。但是，也可以如第3实施方式的半导体存储器3般，使第1封装10内的第1半导体芯片ch1的数量、与第2封装20内的第2半导体芯片ch2的数量不同。

第3实施方式的其他构成可以与第1实施方式的对应的构成相同。因此，第3实施方式可以获得与第1实施方式相同的效果。

如第3实施方式般，通过使第1及第2封装10、20中包含的半导体芯片数量不同，可以在较短时间内制造具有各种数据量的半导体存储器1。例如，预先制作包含特定数量的半导体芯片的第1封装10并积存，根据客户的订单，为了附加必要的数据量而制造第2封装20。此时，为了使半导体存储器1整体的数据量成为所需的容量，调整第2封装20中包含的半导体芯片数即可。由此，在接受来自客户的订单时，无需制造第1及第2封装10、20这两者，只要仅制造具有所需数量的半导体芯片的第2封装20即可。由此，可以在短时间内制造具有各种数据量的半导体存储器1，可以使生产性提高。

已对本发明的若干实施方式进行了说明，但这些实施方式是作为示例提出的，并非旨在限定发明的范围。这些实施方式能够以其他各种形态实施，且可在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，同样也包含在权利要求书中记载的发明及与其同等的范围内。

符号的说明

1半导体存储器

10第1封装

20第2封装

11第1衬底

ch1第1半导体芯片

w1第1导线

12第1树脂

b1第1金属凸块

20第2封装

21第2衬底

ch2第2半导体芯片

22第2树脂

b2第2金属凸块

cnt存储控制器