金属氧化物薄膜晶体管制备的方法与流程

本申请涉及一种薄膜晶体管的制备方法，特别是关于一种自对准顶栅型金属氧化物薄膜晶体管的制备方法。

背景技术

平板显示产业是最具发展潜力的电子信息产业之一，其主流的tft-lcd已发展成为电子信息产业中的支柱产业之一。薄膜晶体管(thinfilmtransistor,tft)作为平板显示的核心器件，任何有源矩阵寻址方式的平板显示如lcd、oled都需要tft的控制和驱动。近年来，受各类高性能便携式产品、以及大尺寸高清显示产品需求的驱动，平板显示对tft的要求越来越高。受限于较低的载流子迁移率，当前主流的非晶硅(a-si)tft技术已经不能满足下一代平板显示的要求。在这样的背景下，亟需新一代的tft技术不断发展。目前被认为可以满足下一代平板显示的tft技术主要是基于低温多晶硅(lowtemperaturepoly-si,ltps)tft的显示技术和以铟镓锌氧(igzo)tft为代表的金属氧化物半导体tft显示技术，其中igzotft作为当前tft领域学术研究热点受到广泛的关注。

金属氧化物薄膜晶体管不但兼具了非晶硅tft较好大面积均匀性和多晶硅tft较高载流子迁移率的优点，还具有低工艺温度的优势，较低工艺温度不仅可以降低其工艺成本，还与低成本的塑料柔性衬底相兼容。诸多优势使得金属氧化物tft非常有希望应用于下一代大尺寸、高分辨率、高帧频透明显示中。

金属氧化物tft通常采用底栅结构，其不足之处在于背沟道刻蚀会对器件性能造成影响。为了消除这种不利影响，可以采用刻蚀阻挡层工艺(etch-stoplayer，esl)，esl工艺通过引入刻蚀阻挡层保护了有源层不受源/漏图形化工艺的影响，可以制备出性能较好的器件，但是刻蚀阻挡层的淀积、光刻和刻蚀增加了工艺成本和难度，增加的一步套刻对准使器件沟道长度难以降低。而且底栅器件都有源漏与栅重叠的问题，这种重叠将栅电极上的时序信号耦合到漏电极，影响电路工作，即时钟馈通效应。同时大的寄生电容也会降低器件的工作速度和截止频率。

自对准顶栅器件可以完美避免上述问题，所以其研究价值不言而喻。但是由于其特殊的结构，要获得高性能自对准顶栅器件，必须实现源漏区域低阻化。所以源漏区域氧化物半导体薄膜的低阻化处理，成了自对准顶栅器件研究的一个重要课题。目前工艺上成熟的顶栅器件源漏低阻化方法有两种，一种是氩等离子体处理，另一种是氮化硅钝化层的氢掺杂。氩等离子体处理虽然可以得到较低的源漏电阻，可是其热稳定性一直广受诟病，这就给面板制作的后续工艺提出了更高的要求。氮化硅钝化层掺氢虽然可以得到热稳定性很好的低阻源漏，可是其氢扩散会导致器件阈值电压负向移动，亚阈斜率增大，甚至导致短沟道器件无法关断。

所以工艺上急需开发一种新的源漏低阻化技术，不但可以得到较低的源漏电阻，而且其处理的低阻区域热稳定性好，不会因为氢扩散而对沟道区域产生影响。

技术实现要素：

本申请提供了一种薄膜晶体管的制备方法，包括在衬底上形成有源层并对其进行图形化形成有源区；在所述有源区和所述衬底上形成栅介质层；在所述栅介质层上形成栅电极层并对其图形化形成栅电极；以所述栅电极为掩模进行准分子激光退火从而在所述有源区中形成源漏区域；在所述栅电极以及所述源漏区域上方形成钝化层，并对其进行图形化形成开孔并在其中形成电极。

特别的，所述方法还包括在进行准分子激光退火之前先对所述栅介质层进行刻蚀从而露出待形成源漏区域的有源区部分。

特别的，所述准分子激光退火的激光波长为100nm～800nm。

特别的，所述准分子激光退火的激光脉冲宽度为1ns～100ns。

特别的，所述准分子激光退火的能量密度大于等于10mj/cm²。

特别的，所述有源层的金属氧化物材料包括氧化锌(zno)、氧化铟(in2o3)、或基于上述两种材料的多元金属氧化物半导体氧化铟镓锌igzo、氧化铟锌izo、氧化锌锡zto，氧化铪铟锌hizo、或氧化铟锡ito中的一种或多种。

特别的，所述有源层的厚度是5nm～200nm。

特别的，所述栅电极层包括钼、铜、铝、钛和铬中的单质或合金构成单一金属层或多层金属层。

特别的，所述栅介质层是透明材料包括氧化硅、氮化硅、高介电常数介质材料或有机介质材料中的一种或者多种。

特别的，所述栅介质层包括150℃下形成的厚度为100nm的二氧化硅层，以及在300℃下形成的厚度为100nm的二氧化硅层。

以下将参照附图对本申请的示例性实施例的详细描述。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本申请的实施例，并且连同其说明一起用于解释本申请的原理。

图1.1-图1.9所示为根据本申请一个实施例的制备薄膜晶体管的工艺流程示意图；

图2所示为与图1.1-图1.9所示工艺流程相应制备薄膜晶体管的方法流程图；

图3.1-图3.9所示为根据本申请另一个实施例的制备薄膜晶体管的工艺流程示意图；

图4所示为与图3.1-图3.9所示工艺流程相应制备薄膜晶体管的方法流程图。

具体实施方式

以下将参照附图来详细描述本申请的各示例性实施例。应注意的是，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意的是，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

针对金属氧化物薄膜晶体管来说，其有源层的材料是氧化锌(zno)、氧化铟(in2o3)、或基于上述两种材料的多元金属氧化物半导体，如氧化铟镓锌igzo、氧化铟锌izo、氧化锌锡zto，氧化铪铟锌hizo、氧化铟锡ito等这样的氧化物。金属氧化物在高温条件下会发生分解。本申请正是利用了金属氧化物这个特点，采用高能量密度的激光对tft器件进行照射，使金属氧化物在高温下分解后形成氧空位，氧空位处于浅施主能级，实现对晶体管源漏区域的n掺杂效果。当然，通过这个方法形成的晶体管是n型的晶体管，这也是目前tft晶体管的主要类型。

下面结合附图和实施例对本发明申请进行详细的描述。

图1为根据本申请一个实施例的制备薄膜晶体管的工艺流程示意图。如图2所示为根据本申请一个实施例的制备薄膜晶体管的方法流程图。

下面通过具体实施方式结合附图对本发明作进一步详细说明。

在步骤2002，如图1.1所示，可以首先在衬底102上淀积有源层104a。衬底102可以采用玻璃等透明材料。根据一个实施例，有源层104a可以采用例如金属氧化物材料例如氧化锌(zno)、氧化铟(in2o3)、或基于上述两种材料的多元金属氧化物半导体，如氧化铟镓锌igzo、氧化铟锌izo、氧化锌锡zto，氧化铪铟锌hizo、氧化铟锡ito等。

根据一个实施例，形成有源层104a的方法可以包括根据一个实施例，可以采用磁控溅射、反应溅射、原子层淀积或旋涂等方法。

根据一个实施例，有源层104a的厚度可以是5nm～200nm，特别是40nm。

在步骤2004，如图1.2所示，可以对有源层104a图形化以形成有源区104b。根据一个实施例，可以在有源层104a上旋涂光刻胶，然后进行光刻、刻蚀，然后进行去胶、清洗处理，得到有源区104b。

可选择的，在步骤2006，可以对有源区104b进行n2o等离子处理(大量研究证明这步处理可以提高器件电学特性和稳定性)。根据一个实施例，等离子处理的气压可以为0.3torr～2torr,温度可以为0℃～150℃，持续时间可以为例如20s～200s。

在步骤2008，如图1.3所示，可以在衬底102和有源区104b上形成栅介质层106。根据一个实施例，栅介质层106的材料可采用透明材料，例如氧化硅、氮化硅、高介电常数介质材料(如氧化铝、氧化铪、氧化锆等)以及有机介质材料中的一种或者多种组合。根据一个实施例，可以采用等离子体化学气相淀积、磁控溅射或反应溅射、原子层淀积或旋涂技术等形成栅介质层106。根据一个实施例，栅介质层106可以包括两个部分，靠近衬底的部分可以为例如在150℃下形成的厚度为例如100nm的二氧化硅，远离衬底的部分可以为例如在300℃下形成的厚度为例如100nm的二氧化硅。这里所述的透明是指对应激光透过率高于80％。

在步骤2010，可以对有源区104b和栅介质层106进行退火处理。根据一个实施例，退火气氛可为空气或氧气，退火的温度可以在150℃～500℃之间，特别是300℃，退火的时间可以为例如1.5小时。

在步骤2012，如图1.4所示，可以在栅介质层106上形成栅电极层108a。根据一个实施例，栅电极层108a可以采用非透明材料，例如钼(mo)、铜(cu)、铝(al)、钛(ti)和铬(cr)中的单质或合金构成单一金属层或多层金属层。根据一个实施例，栅电极层108a的厚度根据需要可以是10nm～800nm，特别的可以是150nm。根据一个实施例，可以采用磁控溅射、反应溅射、热蒸镀、电子术蒸镀等技术形成栅电极层108a。这里所述的非透明可以是透光率低于5％。

在步骤2014，如图1.5所示，可以将栅电极层108a图形化形成栅电极108b。根据一个实施例，可以在栅电极导电层108a上旋涂光刻胶，然后进行光刻、去胶、清洗处理等操作，最终得到图形化的栅电极108b。

在步骤2016，可以以栅电极108b作为掩膜，对整个器件进行准分子激光退火，形成源漏区104c和104d。

在制备顶栅自对准薄膜晶体管的传统工艺中，要形成源漏区域，必须对栅介质进行刻蚀以暴露出器件的源漏区域。之后才能进行氩气等离子体处理或者氢掺杂形成源漏区域。但是大量的研究证明对栅介质的刻蚀不但给整个工艺流程增加了步骤，而且会导致器件性能恶化(关态电流上升，稳定性退化等)。并且，传统方法形成的源漏区域不稳定，容易在后续热工艺过程中退化(具体表现为源漏区域电阻上升，或者向沟道区域引入氢杂质)。

在本申请的实施例中，由于栅介质层采用的是透明材料，例如二氧化硅，因此不会吸收激光的能量，而栅电极采用的是不透明的材料，因此，激光无法透过栅电极而照射到栅电极正下方的区域即沟道区域。这样激光穿过栅介质层照射到没有被栅电极所覆盖的金属氧化物部分，使这些部分中的金属氧化物分解，形成氧空位(氧空位为类施主)，从而使这些区域的有源层导电性提高，从而以自对准的方式形成源漏区域。

在这个实例中，利用准分子激光技术形成源漏区域无需刻蚀栅介质层。这样不但可以实现更低的关态电流，更高的稳定性，而且可以减少工艺过程，实现更低的成本。同时此方法形成的源漏区域比传统方法形成的源漏区域更为稳定(即使后续有热过程，源漏区域也不会发生退化)。

根据一个实施例，可以采用的激光波长范围可以100nm～800nm，特别是308nm,脉冲宽度范围可以是1ns～100ns，特别是25ns,激光能量密度范围可以是大于等于10mj/cm²，特别是130mj/cm²。这里的激光可以是紫外光也可以是可见光，波长越短(光子能量越高)，效果越好。

在步骤2018，如图1.7所示，可以在栅电极108b和栅介质106上淀积钝化层110。钝化层110的材料可采用氧化硅、氮化硅、高介电常数介质材料(如氧化铝、氧化铪、氧化锆等)以及有机介质材料中的一种或者多种组合，并且钝化层110的厚度可以为5nm～400nm，特别的可以是200nm。根据一个实施例，可以在150℃的温度下，采用等离子体化学气相淀积pecvd方法生成钝化层110。

在步骤2020，如图1.8所示，可以例如通过光刻、刻蚀(反应离子刻蚀(rie))等手段刻蚀钝化层110形成电极接触孔，包括栅电极接触孔、源极接触孔和漏极接触孔。

在步骤2022，如图1.9所示，可以在钝化层110上以及电极接触孔中淀积电极导电层以形成电极112。根据一个实施例，电极导电层的材料可采用金属(如钼、铜、铝、钛、铬等)、导电金属氧化物(如ito)或其他导电材料中的一种或多种组合，淀积方法可以采用磁控溅射、反应溅射、热蒸镀、电子术蒸镀等，电极导电层112的厚度可以是10nm～800nm，特别是120nm。

图3为根据本申请一个实施例的制备薄膜晶体管的工艺流程示意图。如图4所示为根据本申请一个实施例的制备薄膜晶体管的方法流程图。

下面通过具体实施方式结合附图对本发明作进一步详细说明。

在步骤4002，如图3.1所示，可以首先在衬底302上淀积有源层304a。衬底302可以采用玻璃等透明材料。根据一个实施例，有源层304a可以采用例如金属氧化物材料例如氧化锌(zno)、氧化铟(in2o3)、或基于上述两种材料的多元金属氧化物半导体，如氧化铟镓锌igzo、氧化铟锌izo、氧化锌锡zto，氧化铪铟锌hizo、氧化铟锡ito等。

根据一个实施例，形成有源层304a的方法可以包括根据一个实施例，可以采用磁控溅射、反应溅射、原子层淀积或旋涂等方法。

根据一个实施例，有源层304a的厚度可以是5nm～200nm，特别是40nm。

在步骤4004，如图3.2所示，可以对有源层304a图形化以形成有源区304b。根据一个实施例，可以在有源层304a上旋涂光刻胶，然后进行光刻、刻蚀，然后进行去胶、清洗处理，得到有源区304b。

在步骤4006，可以对有源区304b进行n2o等离子处理。根据一个实施例，等离子处理的气压可以为0.7torr,温度可以为150℃，持续时间可以为200s。

在步骤4008，如图3.3所示，可以在衬底302和有源区304b上形成栅介质层306a。根据一个实施例，栅介质层306a的材料可采用氧化硅、氮化硅、高介电常数介质材料(如氧化铝、氧化铪、氧化锆等)以及有机介质材料中的一种或者多种组合。根据一个实施例，可以采用等离子体化学气相淀积、磁控溅射或反应溅射、原子层淀积或旋涂技术等形成栅介质层306a。根据一个实施例，栅介质层306a可以包括两个部分，靠近衬底的部分可以为例如在150℃下形成的厚度为例如100nm的二氧化硅，远离衬底的部分可以为在300℃下形成的厚度为例如100nm的二氧化硅。

在步骤4010，可以对有源区304b和栅介质层306a进行退火处理。根据一个实施例，退火气氛可为空气或氧气，退火的温度可以在150℃～500℃之间，特别是300℃，退火的时间可以为例如1.5小时。

在步骤4012，如图3.4所示，可以在栅介质层306a上形成栅电极层308a。根据一个实施例，栅电极导电层308a可以采用非透明材料，例如钼(mo)、铜(cu)、铝(al)、钛(ti)和铬(cr)中的单质或合金构成单一金属层或多层金属层。根据一个实施例，栅电极层308a的厚度根据需要可以是10nm～800nm，特别的可以是150nm。根据一个实施例，可以采用磁控溅射、反应溅射、热蒸镀、电子术蒸镀等技术形成栅电极层308a。这里所述的非透明可以是透光率低于5％。

在步骤4014，如图3.5所示，可以对栅电极层308a和栅介质层306a进行图形化，以形成栅电极308b和栅介质306b。根据一个实施例，可以在栅电极导电层308a上旋涂光刻胶，然后进行光刻、去胶、清洗处理等操作，最终得到图形化的栅电极308b和栅介质306b。

在步骤4016，可以以栅电极308b作为掩膜，对整个器件进行准分子激光退火，形成源漏区304c和304d。由于在这个实施例中，源漏区域上方的栅介质层已经被去除，因此激光可以更加直接的对有源层中的金属氧化物产生影响，使其分解，从而形成氧空位，实现掺杂的效果。

被激光照射到的有源层区域中的金属氧化物材料在高能形成的高温环境中分解，形成氧空位，从而使这些区域的材料带正电，实现掺杂的效果。

根据一个实施例，可以采用的激光波长范围可以100nm～800nm，特别是308nm,脉冲宽度范围可以是1ns～100ns，特别是25ns,激光能量密度范围可以是大于等于10mj/cm²，特别是130mj/cm²。这里的激光可以是紫外光也可以是可见光，波长越短(光子能量越高)，效果越好。

在步骤4018，如图3.7所示，可以在栅电极308b和栅介质306b上淀积钝化层310。钝化层110的材料可采用氧化硅、氮化硅、高介电常数介质材料(如氧化铝、氧化铪、氧化锆等)以及有机介质材料中的一种或者多种组合，并且钝化层310的厚度可以为5nm～400nm，特别的可以是200nm。根据一个实施例，可以在150℃的温度下，采用等离子体化学气相淀积pecvd方法生成钝化层310。

在步骤4020，如图3.8所示，可以例如通过光刻、刻蚀(反应离子刻蚀(rie))等手段刻蚀钝化层310形成电极接触孔，包括栅电极接触孔、源极接触孔和漏极接触孔。

在步骤4022，如图3.9所示，可以在钝化层310上以及电极接触孔中淀积电极导电层以形成电极312。根据一个实施例，电极导电层的材料可采用金属(如钼、铜、铝、钛、铬等)、导电金属氧化物(如ito)或其他导电材料中的一种或多种组合，淀积方法可以采用磁控溅射、反应溅射、热蒸镀、电子术蒸镀等，电极导电层312的厚度可以是10nm～800nm，特别是120nm。

虽然已经通过例子对本申请的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本申请的范围。本领域的技术人员应该理解，可在不脱离本申请的范围和精神的情况下，对以上实施例进行修改。本申请的范围由所附权利要求来限定。