在鳍式场效晶体管中形成外延结构的制作方法

本发明实施例涉及在鳍式场效晶体管中形成外延结构。

背景技术：

集成电路(ic)行业已经历巨大增长。ic材料和设计的技术进步已产生多代ic，其中每代具有比前一代更小且更复杂的电路。在ic演进过程中，功能密度(即，每芯片面积的互连装置数目)已大致增大，而几何大小(即，可使用工艺产生的最小组件(或线))已减小。此按比例缩小程序大致通过增大生产效率和降低相关成本而提供益处。

此按比例缩小还增加处理和制造ic的复杂性。例如，虽然许多当今ic应用期望三维鳍状场效晶体管(finfet)，然而其减小的构件大小还带来装置制造的挑战。在一个实例中，缩短的通道长度可导致针对活性掺杂物种从源极/漏极构件扩散的阻障降低，此可有损装置性能。因而，需要此领域的改进。

技术实现要素：

本发明的一实施例涉及一种装置，其包括：鳍片，其在衬底上方；栅极结构，其在所述鳍片上方；和外延源极/漏极构件，其在所述鳍片上方且相邻于所述栅极结构，其中所述外延源极/漏极构件包含第一层、所述第一层上方的第二层和所述第二层上方的第三层，其中所述第二层掺杂有第一掺杂物，且其中所述第一层和所述第三层的至少一者掺杂有不同于所述第一掺杂物的第二掺杂物。

本发明的一实施例涉及一种方法，其包括：在衬底上方形成鳍片；在所述鳍片上方形成栅极结构；去除相邻于所述栅极结构的所述鳍片的一部分以形成凹槽；在所述凹槽中形成源极/漏极构件，其中所述源极/漏极构件的所述形成包含：在所述凹槽中沉积包含第一元素的膜，其中所述膜的底部部分中的所述第一元素扩散到所述凹槽的顶部部分中；基本上去除所述膜的顶部部分；对所述膜的所述底部部分执行第一退火程序以形成第一外延层；在所述第一外延层上方形成第二外延层；和在所述第二外延层上方形成第三外延层，其中所述第二外延层和所述第三外延层包含不同于所述第一元素的第二元素；和对所述源极/漏极构件执行第二退火程序。

本发明的一实施例涉及一种方法，其包括：提供半导体装置，其包含形成于衬底上方的鳍片和形成于所述鳍片上方的栅极结构；在所述鳍片中相邻于所述栅极结构形成具有第一表面的凹槽；和在所述凹槽中形成源极/漏极构件，其中所述源极/漏极构件的所述形成包含：在所述凹槽中形成第一外延层；在所述第一外延层上方形成第二外延层，其中所述第二外延层掺杂有第一元素；和在所述第二外延层上方形成第三外延层；其中所述第一外延层的所述形成和所述第三外延层的所述形成的一者或两者包含沉积包含不同于所述第一元素的第二元素的膜，使得所述膜的底部部分中的所述第二元素扩散到所述凹槽的所述第一表面和所述第二外延层的顶部表面的一者或两者中以分别形成所述第一外延层和所述第三外延层。

附图说明

在结合附图阅读时从下文详细描述最佳了解本揭露实施例。应强调，根据行业中的标准实务，各种构件未按比例绘制且仅用于图解目的。实际上，为了讨论的简明起见，各种构件的尺寸可任意增大或减小。

图1a和1b绘示根据本揭露实施例的各种方面的用于制造鳍式场效晶体管(finfet)装置的示范性方法的流程图。

图2是根据本揭露实施例的各种方面的示范性finfet装置的三维透视图。

图3a、4a、5a、6a、7a、8a、9a、10a、11a、12a、13a、14a和15a是根据本揭露实施例的各种方面的处于示范性制造方法的不同步骤的沿着图2的线aa'的示范性finfet装置的局部横截面图。

图3b、4b、5b、6b、7b、8b、9b、10b、11b、12b、13b、14b和15b是分别对应于图3a、4a、5a、6a、7a、8a、9a、10a、11a、12a、13a、14a和15a且根据本揭露实施例的各种方面的处于示范性制造方法的不同步骤的沿着图2的线bb'的示范性finfet装置的局部横截面图。

图16a、16b、17a和17b是根据本揭露实施例的各种方面的沿着图2的线aa'的示范性finfet装置的局部横截面图。

具体实施方式

下文揭露提供用于实施本揭露实施例的不同构件的许多不同实施例或实例。下文描述组件和布置的具体实例以简化本揭露实施例。当然，这些仅为实例且不旨在限制。例如，在下文描述中，第一构件形成于第二构件上方或第二构件上可包含其中第一构件和第二构件形成为直接接触的实施例，且还可包含其中额外构件可形成于第一构件与第二构件之间，使得第一构件和第二构件可不直接接触的实施例。

此外，本揭露可在各种实例中重复参考数字和/或字母。此重复是用于简单和明了的目的，且本身不指定所讨论的各种实施例和/或配置之间的关系。此外，在下文本揭露实施例中，一构件形成于另一构件上、连接到另一构件和/或耦合到另一构件可包含其中构件形成为直接接触的实施例，且还可包含其中额外构件可形成为夹置所述构件，使得构件可不直接接触的实施例。此外，空间相对术语，例如“下”、“上”、“水平”、“垂直”、“上方”、“上面”、“下方”、“下面”、“向上”、“向下”、“顶部”、“底部”等以及其衍生词(例如，“水平地”、“向下地”、“向上地”等)是为方便本揭露实施例的一个构件与另一构件的关系而使用。空间相对术语旨在涵盖包含构件的装置的不同定向。更进一步，当用“约”、“大约”和类似词描述数字或数字范围时，术语旨在涵盖在所描述数字的+/-10％内的数字，除非另有规定。例如，术语“大约5nm”涵盖在从4.5nm到5.5nm的范围中的尺寸。

本揭露实施例大致涉及半导体装置制造的方法，且更特定来说涉及用于在鳍状场效晶体管(finfet)装置中形成外延源极/漏极构件的方法。finfet装置可为例如互补式金属氧化物半导体(cmos)装置，其包括p型金属氧化物半导体(pmos)finfet装置和n型金属氧化物半导体(nmos)finfet装置。虽然本文中提供的方法还可应用于制成平面晶体管装置，但是下文揭露为了阐释性目的以finfet实例继续。虽然finfet已启用被制成具有减小的构件大小的装置，但是还存在改进装置性能的许多挑战。例如，缩短的通道长度可降低对活性掺杂物种从源极/漏极构件扩散和脱气的阻障，从而导致增大的电阻和/或其它短通道效应(sce)，例如漏极诱发的阻障降低(dibl)。因此，本揭露实施例提供控制活性掺杂物种在finfet装置中的外延源极/漏极构件中的扩散的方法。

图1a和1b绘示根据本揭露实施例的一些方面的用于制造finfet装置的方法100的流程图。但是，应了解本申请案不应限于特定类型的装置。可在本文中提供的处理方法之前、期间和之后提供额外步骤，且一些所描述的步骤可针对本揭露实施例的额外实施例进行替换、消除或移动。

关于图2到17b中描绘的示范性finfet装置200的横截面图描述如图1a到1b中绘示的方法100的处理步骤。图2绘示三维透视图的示范性finfet装置200的一部分。图3a、4a、5a、6a、7a、8a、9a、10a、11a、12a、13a、14a和15a是通过方法100的后续处理步骤的沿着图2的方向aa'取得的finfet装置200的局部横截面图。特定来说，图8a、9a、13a和14a详细描绘finfet装置200的区202。图3b、4b、5b、6b、7b、8b、9b、10b、11b、12b、13b、14b和15b是分别对应于图3a、4a、5a、6a、7a、8a、9a、10a、11a、12a、13a、14a和15a的通过方法100之后续处理步骤的沿着图2的方向bb'取得的finfet装置200的局部横截面图。图16a和16b绘示分别对应于图10a和14a的finfet装置200的部分。图17a和17b是分别对应于图10a和14a的在方法100的额外制造步骤之后的finfet装置200的局部横截面图。

在操作102且参考图2、3a和3b，方法100(图1a)在衬底206上方形成大体上平行鳍片210。在所描绘的实施例中，两个分开区(第一区202和第二区204)经设置于衬底206上，但是如图2中所示其等可或可不彼此紧邻。第一区202可提供nmos装置，且因此被称作nmos区，且第二区204可提供pmos装置，且因此被称作pmos区。如图3a(和沿着图2的线aa'取得的后续视图)中所示，第一区202和第二区204为比较目的被并排绘示。第一区202和第二区204两者中的鳍片210通过形成于衬底206上方的隔离区208分离。各区202和204可包含任何数目个鳍片210，但是在图2中的各区中展示四个平行鳍片。此外，在各种实施例中，区202和204可包含不同数目个鳍片210。

在许多实施例中，衬底206是半导体衬底(例如，半导体晶片)。在一些实施例中，衬底206包含硅。替代地，衬底206包含其它元素半导体，例如锗；或化合物半导体，包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；和合金半导体，包含sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp；或其组合。衬底206可包含绝缘体上覆硅(soi)衬底，经应变/加应力用于性能增强，包含外延区，包含隔离区，包含掺杂区，包含一或多个半导体装置(例如，平面晶体管或多栅极晶体管，例如finfet)或其部分，包含导电和/或非导电层和/或包含其它适当构件和层。

在一些实施例中，隔离构件208包含例如氧化硅、氮化硅、氮氧化硅、碳化硅、其它适当介电材料或其组合。隔离构件208可包含不同结构，例如浅沟槽隔离(sti)结构、深沟槽隔离(dti)结构和/或硅局部氧化(locos)结构。

鳍片210可通过任何适当程序形成。在一些实施例中，形成鳍片210还导致隔离构件208的形成。在示范性实施例中，程序可包含下列步骤：用于图案化衬底206上方的硬掩模层(未展示)的一或多个程序、用于在未被图案化硬掩模层覆盖的衬底206中蚀刻沟槽的程序(例如，干式蚀刻和/或湿式蚀刻程序)和用以使用一或多个绝缘材料填充沟槽以形成隔离构件208的程序(例如，化学气相沉积程序和/或旋涂玻璃程序)。硬掩模层可为氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、其它适当材料或其组合且可通过任何适当方法形成，例如热氧化、化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、镀覆和/或其它适当方法。硬掩模层(未展示)可使用一或多个光刻程序图案化，包含双重图案化或多重图案化程序。通常，双重图案化或多重图案化程序组合光刻和自对准程序，从而允许产生具有例如小于可以其它方式使用单一、直接光刻程序获得的间距的图案。例如，在一项实施例中，牺牲层经形成在衬底206上方，且使用光刻程序图案化。使用自对准程序与图案化牺牲层并排形成间隔件。接着去除牺牲层，且剩余间隔件或心轴变为图案化硬掩模层。

可部分填充沟槽，使得保留在沟槽之间的衬底206形成鳍片210。替代地，形成鳍片210可包含：用绝缘材料完全填充沟槽；使用例如抛光程序(例如化学机械抛光/平坦化(cmp))平坦化经填充沟槽的顶部表面以去除任何过量绝缘材料；和在暴露衬底206上方选择性生长一或多层外延半导体材料，由此形成鳍片210，其中隔离构件208放置在鳍片210之间。外延半导体材料可为例如硅、锗、硅锗、其它适当材料或其组合。在一些实施例中，经填充沟槽可具有多层结构，例如填充有氮化硅或氧化硅的热氧化物衬层。因此，通过本文中提供的实施例形成的鳍片210可包括与衬底206相同的材料，或替代地，其等可包括衬底206上方的一或多层外延生长半导体材料。在所描绘的实施例中，鳍片210包括与衬底206相同的材料。

在操作104且参考图3a，方法100(图1a)在鳍片210上方形成栅极结构212。在所描绘的实施例中，栅极结构212是虚设栅极结构，其部分在执行高热预算程序后经受高介电系数金属栅极(hkmg)替换程序。虚设栅极结构212可包含虚设栅极电极214(例如，包括多晶硅)和虚设栅极电极214上方的硬掩模层216。在各种实施例中，虚设栅极结构212可包含额外层，例如接口层、栅极介电层、罩盖层、扩散/阻障层、导电层、其它适当层和/或其组合。虚设栅极结构212可通过一系列沉积和蚀刻程序形成。在后续hkmg程序期间，可用多个金属层替换虚设栅极电极214以形成导电电极，同时可用高介电系数栅极介电层替换虚设栅极介电层。

在一些实施例中，通过适当程序在虚设栅极电极214上方形成硬掩模层216以在方法100的实施期间适应各种工艺。硬掩模层216可为单层或可包括多层，其各者可为任何适当材料，例如氧化硅、氮化硅、氮化钛、氮氧化硅、碳化硅、碳氧化硅或其它适当材料。

参考图4a和4b，可在虚设栅极结构212和鳍片210上方形成间隔件材料层220和222。层220可沿着虚设栅极结构212的侧壁形成偏移间隔件，而层222可形成相邻于偏移间隔件的主间隔件。间隔件材料220和222可为类似的或不同的，且可各包含介电材料，例如氧化硅、氮化硅、氮氧化硅、碳化硅、旋涂玻璃(sog)、低介电系数材料、四乙基正硅酸盐(teos)、等离子体辅助氧化物(pe氧化物)、高纵横比工艺(harp)形成的氧化物、其它介电材料或其组合。在一些实施例中，间隔件材料220和222的各者可包括多个材料层。间隔件材料220和222可通过任何适当沉积程序(例如cvd、pvd、ald和/或其它适当程序)形成。

在操作106，方法100(图1a)去除nmos区202中(或替代地，pmos区204中)的鳍片210的部分。参考图5a和5b，去除nmos区202(或pmos区204)中的鳍片210的部分包含一系列沉积和图案化程序，例如在鳍片210上方形成底部层226(和间隔件材料层222)，在底部层226上方形成中间层228和在中间层228上方形成光致抗蚀剂层230。底部层226可为底部抗反射涂层(barc)，且中间层228可包括不同于底部层226的材料且可包含介电材料，例如氧化硅、氮化硅、氮化钛、氮氧化硅、碳化硅、碳氧化硅和/或其它适当材料。光致抗蚀剂层230可包含任何适当光敏材料，且可为正型光致抗蚀剂材料(即，暴露区通过后续显影程序去除)或负型光致抗蚀剂材料(即，未暴露区通过后续显影程序去除)。

在所描绘的实施例(图5a)中，使用任何适当光刻程序图案化光致抗蚀剂层230以暴露nmos区202用于后续蚀刻程序。接着，可依序蚀刻中间层228、底部层226和间隔件材料层220和222。蚀刻程序可为干式蚀刻程序、湿式蚀刻程序或其组合。在一些实施例中，湿式蚀刻程序实施蚀刻溶液，包含氢氧化钾(koh)、氢氧化铵(nh4oh)、过氧化氢(h2o2)、硫酸(h2so4)、氢氧化四甲基铵(tmah)、其它适当湿式蚀刻溶液或其组合。在一些实施例中，干式蚀刻程序采用蚀刻剂气体，其包含含氟蚀刻剂气体(例如，cf4、sf6、ch2f2、chf3和/或c2f6)、含氧气体、含氯气体(例如，cl2、chcl3、ccl4和/或bcl3)、含溴气体(例如，hbr和/或chbr3)、含碘气体、氦气、其它适当气体和/或等离子体或其组合。在示范性实施例中，蚀刻程序是干式蚀刻程序。在所描绘的实施例中，间隔件材料层220和222经各向异性蚀刻，使得间隔件材料层220和222的各者的一部分沿着虚设栅极结构212的侧壁保留以形成栅极间隔件。

参考图6a和6b，可后续去除nmos区202中的鳍片210的部分以在鳍片210中形成凹槽(即，沟槽)232。在所描绘的实施例中，沟槽232经由一系列蚀刻程序形成于鳍片210的源极/漏极区中。各蚀刻程序可为如上文详细描述的干式蚀刻程序、湿式蚀刻程序或其组合。在示范性实施例中，蚀刻程序是干式蚀刻程序且在多个循环中实施以形成沟槽232。在所述系列蚀刻程序后，方法100可从pmos区204去除底部层226和中间层228。

方法100随后如下文详细描述在沟槽232中形成源极/漏极构件。在操作108且参考图7a和7b，方法100(图1a)在沟槽232的顶部表面上形成膜234。在所描绘的实施例中，在形成膜234之前，沟槽232的顶部表面经受清洁/剥离程序。清洁/剥离程序可在约摄氏150度到约摄氏180度的高温下实施硫酸和过氧化氢的混合物(硫酸过氧化氢混合物或spm)达约30秒到约60秒。

在许多实施例中，膜234的组合物是均匀的，且包括第一元素240。第一元素240可为任何适当元素，包含砷、碳、磷、硼、锗、铟、其它适当元素和/或其组合。在一项示范性实施例中，第一元素240是砷。在另一示范性实施例中，第一元素240是碳。膜234可通过任何适当程序形成，包含等离子体沉积、cvd、pvd、ald、等离子体辅助cvd(pe-cvd)和/或其它适当程序。在一个实例中，膜234的底部部分中的材料可渗透或扩散到沟槽232中的下伏鳍片210的顶部表面中。在所描绘的实施例中，膜234通过等离子体沉积程序形成，其细节在下文加以论述。

在许多实施例中，操作108实施气体混合物，其包括第一元素240的前体气体和沟槽232的顶部表面上方的一或多种载气。对于其中第一元素240是砷的实施例，前体气体可为ash3。载气可为任何适当气体，包含氢气、氦气、氩气、氙气、其它适当气体或其组合。在一项示范性实施例中，气体混合物包括ash3、氢气和氦气。在另一示范性实施例中，气体混合物包括ash3、氢气和氩气。在又另一示范性实施例中，气体混合物包括ash3、氢气和氙气。气体混合物中ash3的浓度可小于约10％。

气体混合物的实施方案可受若干操作参数影响，包含倾斜偏压电压、射频(rf)源的功率、前体气体相对于(各)载气的剂量或浓度、气体混合物的流速和沉积的持续时间。在所描绘的实施例中，偏压电压是约2kv，rf功率是从约500w到约1500w，前体气体的剂量是从约1×10^16到约4×10^21，流速是从约90scm(标准立方米)到约150scm或从约5mt(毫托)到约100毫托，且沉积的持续时间小于约150ms。

在操作108后，参考图8a和8b，方法100(图1a)实施操作110，在此期间通过清洁程序去除膜234的顶部部分258。在所描绘的实施例中，通过在约摄氏150度到约摄氏180度的高温下施加清洁溶剂256(例如，spm)达约30秒到约120秒而实施操作110。在许多实施例中，实施清洁程序，使得其选择性地仅去除膜234的顶部部分258，留下已渗透到沟槽232的顶部表面(即，鳍片210)的膜234的底部部分。一方面，如果温度高于约摄氏180度和/或如果清洁程序实施达长于约60秒，那么可意外地去除已渗透到沟槽232的顶部表面中的膜234的底部部分，从而留下不足量的第一元素240以后续形成半导体层(例如，下文将描述的第一层260)。另一方面，如果温度低于约摄氏150度和/或如果清洁程序实施达短于约30秒，那么过量的膜234可保留在沟槽232的顶部表面上方，从而在后续施加的退火程序(例如，下文将描述的操作112)期间阻碍半导体层的形成。在一些实施例中，在操作108在清洁程序之后去除间隔件材料层222。

随后，在操作112，方法100(图1a)对膜234的剩余部分施加第一退火程序。在示范性实施例中，操作112在约摄氏900度到约摄氏1050度的温度下实施达从约1秒到2秒。在许多实施例中，参考图9a和9b，操作112导致第一元素240与沟槽232中的鳍片210的组合物反应以形成第一层260。在许多实施例中，在上文描述的范围内的温度下实施第一退火程序，使得供应足够热能以活化掺杂物种(例如，第一元素240)和/或修复第一层260的晶体结构。但是，如果温度太高或退火时间太长(即，长于约2秒)，那么可有损第一层260的所得电性质。

在许多实施例中，第一层260包含掺杂有第一元素(即，掺杂物种)240的外延半导体材料。外延半导体材料可为任何适当材料，包含单一元素半导体材料，例如硅(si)或锗(ge)；化合物半导体材料，例如砷化镓(gaas)、砷化铝镓(algaas)；或半导体合金，例如硅锗(sige)、磷砷化镓(gaasp)。在示范性实施例中，第一元素240是砷，且外延半导体材料是硅。在另一示范性实施例中，第一元素240是碳，且外延半导体材料是硅锗。

在替代实施例中，通过外延生长半导体材料(例如，硅、硅锗等)，同时原位引入第一元素240而在鳍片210的沟槽232正上方形成第一层260。在一个此实例中，执行选择性外延生长(seg)程序以生长第一层260，在此期间可通过将掺杂物种添加到seg程序的源材料中而引入第一元素240。seg程序可使用cvd技术(例如，气相外延(vpe)、超高真空cvd(uhv-cvd)、低压cvd(lp-cvd)和/或pe-cvd)、分子束外延、其它适当seg程序或其组合实施。seg程序可使用气体前体(例如，含硅气体，例如sih4和/或含锗气体，例如geh4)和/或液体前体，其与鳍片210的组合物相互作用以形成第一层260。可实施任何适当程序(例如，原位掺杂程序、离子植入程序、扩散程序或其组合)以在seg程序期间将第一元素240引入到第一层260中。在又另一替代实施例中，通过适当沉积程序(例如ald)直接形成第一层260。在外延生长和掺杂程序之后，可执行一或多个退火程序以活化第一层260中的第一元素240。退火程序可包含快速热退火(rta)、激光退火程序和/或其它适当退火程序。

参考图10a和10b，在操作114和116，方法100(图1b)在第一层260上方形成第二层236且在第二层236上方形成第三层238。在许多实施例中，第二层236和第三层238各包括掺杂有第二元素(即，掺杂物种)242的外延生长半导体材料。应了解，第二层236和第三层238可包括相同外延生长半导体材料，但可包含不同浓度的第二元素242。例如，第二层236中的第二元素242的浓度可大于第三层238中的第二元素242的浓度。第二层236和第三层238的外延生长半导体材料可为任何适当材料，包含单一元素半导体材料，例如硅(si)或锗(ge)；化合物半导体材料，例如砷化镓(gaas)、砷化铝镓(algaas)；或半导体合金，例如硅锗(sige)、磷砷化镓(gaasp)。第二元素242可为任何适当元素，包含磷、硼、砷、碳、锗、铟、其它适当元素和/或其组合。

在所描绘的实施例中，第一层260、第二层236和第三层238包括相同外延生长半导体材料。在一个此实例中，第一层260、第二层236和第三层238都包括硅。在另一此实例中，第一层260、第二层236和第三层238都包括硅锗。但是，在许多实施例中，第一元素240相异于第二元素242，且具有高于第二元素242的原子量(即，更高原子序数)。对于其中外延生长材料是硅的实施例，第一元素240是砷，且第二元素242是磷。对于其中外延生长材料是硅锗的实施例，第一元素240是碳，且第二元素242是硼。

形成第二层236和第三层238的方法可类似于上文关于形成第一层260论述的方法。在一个实例中，第二层236和第三层238可各通过使用包含针对第二元素242之前躯物材料的气体混合物实施的等离子体沉积程序(例如，操作108)，接着一清洁程序(例如，操作110)和一退火程序(例如，操作112)而形成。在另一实例中，第二层236和第三层238可各通过使用沉积程序(例如seg)外延生长半导体材料和在外延生长期间原位掺杂第二元素242，接着进行一或多个退火程序(例如，rta、激光退火等)而形成。

作为操作108、110、112、114和116的替代，方法100可实施如图1a和1b中所绘示的操作118、120、122和124。在操作118和120，方法100(图1a)在沟槽232中形成第一层260，且随后在第一层260上方形成第二层236(图11a和11b)。在所描绘的实施例中，第一层260和第三层236的各者包含掺杂有第二元素(即，掺杂物种)242的外延生长半导体材料。第一层260和第二层236的外延生长半导体材料可类似于上文论述的材料，且可为单一元素半导体材料，例如硅(si)或锗(ge)；化合物半导体材料，例如砷化镓(gaas)、砷化铝镓(algaas)；或半导体合金，例如硅锗(sige)、磷砷化镓(gaasp)。在许多实施例中，第一层260和第二层236包括相同外延生长半导体材料；但是，第二元素242的浓度在两个半导体层之间不同。在一个实例中，第二层236中的第二元素242的浓度高于第一层260中的第二元素242的浓度。第二元素242已在上文详细论述且可为任何适当元素，包含磷、硼、砷、碳、锗、铟、其它适当元素和/或其组合。在一项示范性实施例中，外延生长半导体材料是硅，且第二元素242是磷。在另一示范性实施例中，外延生长半导体材料是硅锗，且第二元素242是硼。

第一层260和第二层236可使用如上文论述的任何适当方法形成。在示范性实施例中，第一层260和第二层236各通过外延生长半导体材料和在外延生长程序期间原位引入第二元素242而形成。在一个此实例中，执行一seg程序以生长第一层260和第二层236，在此期间可通过将掺杂物种添加到seg程序的一源材料中而引入第二元素242。seg可使用cvd沉积技术(例如，气相外延(vpe)、超高真空cvd(uhv-cvd)、低压cvd(lp-cvd)和/或pe-cvd)、分子束外延、其它适当seg程序或其组合实施。seg程序可使用气体前体(例如，含硅气体，例如sih4和/或含锗气体，例如geh4)和/或液体前体，其等与鳍片210的沟槽232的组合物相互作用以形成第一层260，且在后续程序中在第一层260上方形成第二层236。可实施任何适当程序(例如，原位掺杂程序、离子植入程序、扩散程序或其组合)以将第二元素242引入到外延生长程序中。在又另一替代实施例中，第一层260和第二层236各通过适当沉积程序(例如ald)形成。在外延生长和掺杂程序之后，可执行一或多个退火程序以活化半导体层中的第二元素242。退火程序可包含快速热退火(rta)、激光退火程序和/或其它适当退火程序。

在操作122，方法100(图1b)在第二层236的顶部表面上方沉积膜246(图12a和12b)。在许多实施例中，膜246的组合物是均匀的，且包括第一元素240。第一元素240已在上文详细论述且可包含砷、碳、磷、硼、锗、铟、其它适当元素和/或其组合。在一项示范性实施例中，第一元素240是砷。在另一示范性实施例中，第一元素240是碳。

在所描绘的实施例中，膜246通过已在上文详细论述的等离子体沉积程序形成。简来说，等离子体沉积程序实施一气体混合物，包括第一元素240的前体气体和第二层236的顶部表面上方的一或多种载气。对于其中第一元素240是砷的实施例，前体气体可为ash3，且载气可包含氢气、氦气、氩气和/或氙气。在许多实施例中，气体混合物中ash3的浓度可小于约10％。在所描绘的实施例中，等离子体沉积程序使用下列各者实施：约2kv的偏压；约500w到约1500w的rf功率；约1×10^16到约4×10^21之前体气体的剂量；约90scm到约150scm或约5毫托到约100毫托的流速；和沉积的持续时间小于约150ms。

在等离子体沉积程序后，参考图13a和13b，方法100(图1b)实施操作124，在此期间通过类似于上文论述的操作110的一清洁程序去除膜246的顶部部分262。在所描绘的实施例中，操作124通过在约摄氏150度到约摄氏180度的高温下施加清洁溶剂256(例如，spm)达约30秒到约60秒而实施。

随后，在操作126，方法100(图1b)施加第二退火程序，其可在从约摄氏1000度到约摄氏1200度的温度下实施达小于约10ms(毫秒)。第二退火程序旨在活化形成于第二层236的顶部表面中或上方的第一元素240(即，掺杂物种)以提升装置性能。一方面，如果第二退火程序的温度高于约摄氏1200度，那么第一元素240的掺杂物轮廓已通过过热更改。另一方面，如果第二退火程序的温度低于约摄氏1000度，那么第一元素240可能无法充分活化以达成所要装置性能。快速退火时间实现活化第一元素240的期望热量，同时最小化下伏第二层236的热预算。在一些实施例中，参考图10a和10b，实施操作126以活化存在于finfet装置200的源极/漏极构件中的掺杂物种(例如，第二元素242)。在一些实施例中，参考图14a和14b，操作126导致第一元素240与第二层236的组合物反应以形成第三层238。

在许多实施例中，第三层238包含掺杂有第一元素(即，掺杂物种)240的外延半导体材料。第三层238中的外延半导体材料可为任何适当材料，包含单一元素半导体材料，例如硅(si)或锗(ge)；化合物半导体材料，例如砷化镓(gaas)、砷化铝镓(algaas)；或半导体合金，例如硅锗(sige)、磷砷化镓(gaasp)。在所描绘的实施例中，第三层238中的外延半导体材料与第一层260和第二层236中的外延半导体材料相同；但是，第一层260和第二层236两者包括第二元素(即，掺杂物种)242，而第三层238包括第一元素240。在示范性实施例中，如上文论述的第一元素240和第二元素242是相异元素，且第一元素240具有大于第二元素242的原子量(即，原子序数)。在一个此实例中，第一元素240是砷，第二元素242是磷，且外延半导体材料是硅。在另一此实例中，第一元素240是碳，第二元素242是硼，且外延半导体材料是硅锗。

在替代实施例中，通过外延生长半导体材料(例如，硅、硅锗等)，同时原位引入第一元素240而在第二层236的顶部表面正上方形成第三层238。在一个此实例中，执行seg程序以生长第三层238，在此期间，如上文详细论述般引入第一元素240。可实施任何适当程序(例如，原位掺杂程序、离子植入程序、扩散程序或其组合)以将第一元素240引入到第三层238中。在又另一替代实施例中，通过适当沉积程序(例如ald)形成第三层238。在外延生长和掺杂程序之后，可执行一或多个退火程序以活化第三层238中的第一元素240。退火程序可包含快速热退火(rta)、激光退火程序和/或其它适当退火程序。

如图15a和15b中绘示，方法100可提供又另一实施例，包括第一层260，其形成于鳍片210的沟槽232中包含掺杂有第一元素240的外延半导体材料；第二层236，其形成于第一层260上方，包含与第一层260相同的外延半导体材料，但掺杂有第二元素242；和第三层238，其包含与第一层260相同的外延半导体材料且掺杂有第一元素240。在一个实例中，外延半导体材料可为硅，第一元素240可为砷，且第二元素242可为磷。在另一实例中，外延半导体材料可为硅锗，第一元素240可为碳，且第二元素242可为硼。第一层260、第二层236和第三层238可各使用上文论述的任何方法形成。特定来说，第一层260和第三层238可各使用等离子体沉积程序(例如，操作108和122)，接着如上文详述的一清洁程序(例如，操作110和124)和随后退火程序(例如，操作112和126)而形成。

在示范性实施例中，参考描绘图10a的一部分的图16a，方法100形成包含第一层260(即，下层260)、第二层236(即，中间层236)和第三层238(即，上层238)的源极/漏极构件270。其中，第一层260包含掺杂有第一元素(即，掺杂物种)240的外延生长半导体材料，且第二层236和第三层238的各者包含掺杂有不同于第一元素240的第二元素(即，掺杂物种)242的相同外延生长半导体材料。如本文中提供，第一元素240具有高于第二元素242的原子量(即，更高原子序数)。具体来说，外延生长半导体材料可为硅，第一元素240可为砷，且第二元素242可为磷。替代地，外延生长半导体材料可为硅锗，第一元素240可为碳，且第二元素242可为硼。在所描绘的实施例中，第二层236嵌入于第一层260内，使得第二层236与鳍片210物理分离达距离266。在许多实施例中，第二元素242在热退火程序(例如操作126)后从第二层236扩散。第二元素242损失到finfet装置200的其它组件中可导致源极/漏极区中增大的装置电阻以及短通道效应，例如上文论述的dibl。当第一层260包含不同掺杂物种(即，第一元素240)时，阻止第二层236中的第二元素242从源极/漏极构件270扩散。因此，在许多实施例中，通过操作126(即，第二退火程序)实现的第二元素242的扩散距离缩短达距离266，距离266是如图16a中所示的第一层260的厚度。在一个此实例中，距离266是约2nm(纳米)到约10nm。一方面，如果距离266小于约2nm，那么产生掺杂物种的不良分布，并且可使源极/漏极构件270的性能降级。另一方面，如果距离266大于约10nm，那么电流泄漏(即，短通道效应)的高风险是普遍的。

在另一示范性实施例中，参考描绘图14a的一部分的图16b，方法100形成包含第一层260、第二层236和第三层238的源极/漏极构件270。第一层260和第二层236的各者包含掺杂有第二元素(即，掺杂物种)242的外延生长半导体材料，且第三层238包含掺杂有第一元素(即，掺杂物种)240的相同外延生长半导体材料。类似于图16a中描绘的实施例，外延生长半导体材料可为硅，第一元素240可为砷，且第二元素242可为磷。替代地，外延生长半导体材料可为硅锗，第一元素240可为碳，且第二元素242可为硼。在当前实例中，归因于包含第一掺杂物240，第三层238充当防止第二元素242向上扩散且从源极/漏极构件270扩散的阻障层。

随后，在操作128，方法100(图1b)对finfet装置200执行额外制造步骤。参考图17a和17b，操作128可包含在栅极替换程序中用高介电系数金属栅极结构替换虚设栅极结构212，其包含在鳍片210上方形成高介电系数栅极介电层(未展示)和在高介电系数栅极介电层上方形成金属栅极电极218。高介电系数金属栅极结构可包含额外层，例如，例如罩盖层、接口层、扩散层、阻障层、硬掩模层或其组合。金属栅极电极218可包括多个金属层(例如，块体导电层、功函数层等)。在一些实施例中，替换虚设栅极结构212包含若干程序。例如，栅极替换程序可包含：在源极/漏极构件270上方沉积接触蚀刻停止层cesl250；围绕源极/漏极构件270和虚设栅极结构212沉积且平坦化一ild层252；经由一系列图案化和蚀刻程序去除虚设栅极电极214以形成沟槽(未展示)；和在沟槽中形成高介电系数金属栅极结构。此外，金属接触构件254还可经由一系列图案化、蚀刻和沉积程序形成于源极/漏极构件270上方。

根据本文中提供的各种实施例形成的finfet装置200可包含于微处理器、存储器和/或其它集成电路装置中。在一些实施例中，finfet装置200可为ic芯片的一部分、系统单芯片(soc)或其部分，其包含各种无源和有源微电子装置，例如电阻器、电容器、电感器、二极管、金属氧化物半导体场效晶体管(mosfet)、互补式金属氧化物半导体(cmos)晶体管、双极接面晶体管(bjt)、侧向扩散mos(ldmos)晶体管、高压晶体管、高频晶体管、其它适当组件或其组合。可通过后续处理步骤将额外构件添加到finfet装置200。例如，各种垂直互连构件(例如接触件和/或通孔)和/或水平互连构件(例如线)和多层互连构件(例如金属层和层间介电质)可形成于衬底206上方，其等经配置以连接finfet200的各种构件或结构。各种互连构件可实施各种导电材料，包含铝、铝合金(例如，铝/硅/铜合金)、铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物、其它适当金属或其组合。金属硅化物可包含硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。

虽然不旨在限制，本揭露的一或多项实施例提供半导体装置和其制造方法的改进。例如，本揭露的实施例提供通过在源极/漏极构件的至少一部分中引入次要掺杂物种而减少主要掺杂物种从finfet装置中的源极/漏极构件扩散的方法。具体来说，通过实施等离子体沉积程序，包含次要掺杂物种的半导体层可形成为扩散阻障层，所述扩散阻障层将掺杂有主要掺杂物种的半导体层与装置的周围组件(例如，鳍片、栅极等)分离。因此，本揭露的实施例确保可在源极/漏极构件内维持主要掺杂物种的期望浓度，且可在finfet装置中最小化潜在短通道效应。

因此，本揭露提供半导体装置中的金属栅极和其制造方法的许多不同实施例。在一个方面中，本揭露实施例提供一种装置，其包含衬底上方的鳍片、鳍片上方的栅极结构和鳍片上方且相邻于栅极结构的外延源极/漏极构件。在一些实施例中，外延源极/漏极构件包含第一层、第一层上方的第二层和第二层上方的第三层，其中第二层掺杂有第一掺杂物，且其中第一层和第三层的至少一者掺杂有不同于第一掺杂物的第二掺杂物。在一些实施例中，第一层和第三层两者掺杂有第二掺杂物。

在一些实施例中，第一层掺杂有第二掺杂物，且将第二层与鳍片物理分离。在其它实施例中，第二层与鳍片之间的分离距离是介于约2纳米与约10纳米之间。在进一步实施例中，第二层中的第一掺杂物的扩散距离小于分离距离。

在一些实施例中，第二掺杂物具有大于第一掺杂物的原子量。在进一步实施例中，第一掺杂物是磷，且第二掺杂物是砷。

在另一方面中，本揭露实施例提供一种方法，其包含：在衬底上方形成鳍片；在鳍片上方形成栅极结构；去除相邻于栅极结构的鳍片的一部分以形成凹槽(即，沟槽)；在凹槽中形成源极/漏极构件；和对源极/漏极构件执行第二退火程序。在一些实施例中，形成源极/漏极构件包含：在凹槽中沉积包含第一元素的膜，其中膜的底部部分中的第一元素扩散到凹槽的顶部表面中；大体上去除膜的顶部部分；对膜的底部部分执行第一退火程序以形成第一外延层；在第一外延层上方形成第二外延层；和在第二外延层上方形成第三外延层。在一些实施例中，第二外延层和第三外延层包含不同于第一元素的第二元素。

在一些实施例中，去除膜的顶部部分包含在介于约摄氏150度与约摄氏180度之间的温度下使膜暴露于硫酸和过氧化氢的混合物达介于约30秒与约65秒之间的持续时间。

在一些实施例中，执行第一退火程序是在介于约摄氏900度与约摄氏1000度之间的温度下实施达介于约1秒与约2秒之间的持续时间。

在一些实施例中，执行第二退火程序是在介于约摄氏1000度与约摄氏1200度之间的温度下实施达小于约10毫秒的持续时间。

在一些实施例中，沉积膜包含使用包含第一元素和载气的一定剂量的等离子体暴露凹槽的顶部表面，所述载气具有氢气、氦气或其组合。在进一步实施例中，第一元素是砷，且第二元素是磷。在一些实施例中，第一元素是硼，且第二元素是碳。

在另一方面中，本揭露实施例提供一种方法，其包含：提供半导体装置，其包含形成于衬底上方的鳍片和形成于鳍片上方的栅极结构；在鳍片中相邻于栅极结构形成具有第一表面的凹槽；和在凹槽中形成源极/漏极构件。在一些实施例中，形成源极/漏极构件包含：在凹槽中形成第一外延层；在第一外延层上方形成第二外延层；和在第二外延层上方形成第三外延层。在一些实施例中，第二外延层掺杂有第一元素。在进一步实施例中，形成第一外延层和形成第三外延层的一者或两者包含沉积包含不同于第一元素的第二元素的膜，使得膜的底部部分中的第二元素扩散到凹槽的第一表面和第二外延层的顶部表面的一者或两者中以分别形成第一外延层和第三外延层。

在一些实施例中，沉积膜包含执行等离子体沉积程序。在进一步实施例中，沉积膜包含实施包含第一元素和载气的一定剂量的等离子体，所述载气具有氢气、氦气或其组合。在其它实施例中，沉积膜包含执行原子层沉积程序。

在一些实施例中，形成第一外延层和形成第三外延层的一者或两者进一步包含大体上去除膜的顶部部分和在介于约摄氏900度与约摄氏1000度之间的温度下对膜执行第一退火程序达介于约1秒与约2秒之间的持续时间。在一些实施例中，去除顶部部分包含在介于约摄氏150度与约摄氏180度之间的温度下使膜暴露于硫酸和过氧化氢的混合物达介于约30秒与约65秒之间的持续时间。

在一些实施例中，形成第一外延层和形成第三外延层的一者或两者进一步包含在第一退火程序的执行后执行第二退火程序，其中第二退火程序是在介于约摄氏1000度与约摄氏1200度之间的温度下实施达小于约10毫秒的持续时间。

在又另一方面中，本揭露实施例提供一种方法，其包含：在衬底上方形成鳍片；在鳍片上方形成栅极结构；去除相邻于栅极结构的鳍片的一部分以形成凹槽；和在凹槽中形成源极/漏极构件。在一些实施例中，形成源极/漏极构件包含：在凹槽中形成第一外延层；在第一外延层上方形成第二外延层；和在第二外延层上方形成第三外延层；和用第一掺杂物种或不同于第一掺杂物种的第二掺杂物种掺杂第一外延层、第二外延层和第三外延层的各者，使得第二外延层包含第一掺杂物种，且第一外延层和第三外延层的至少一者包括第二掺杂物种。

在一些实施例中，在形成第一外延层、第二外延层和第三外延层的同时实施掺杂。在一些实施例中，第一外延层和第三外延层两者掺杂有第二掺杂物种。在一些实施例中，第一外延层掺杂有第二掺杂物种且第三外延层掺杂有第一掺杂物种。在进一步实施例中，所述方法进一步包含用第一掺杂物种掺杂第一外延层和用第二掺杂物种掺杂第三外延层。

在一些实施例中，第一掺杂物种是磷，且第二掺杂物种是砷。在一些实施例中，第一掺杂物种是硼，且第二掺杂物种是碳。

上文概括数项实施例的特征，使得所属领域的一般技术人员可更好地了解本揭露实施例的方面。所属领域的一般技术人员应了解他们可易于使用本揭露实施例作为设计或修改用于执行本文中介绍的实施例的相同目的和/或达成相同优点的其它程序和结构的基础。所属领域的一般技术人员还应了解这些等效构造不偏离本揭露实施例的精神和范围，且他们可在本文中作出各种变化、替换和更改，而不脱离本揭露实施例的精神和范围。

符号说明

100方法

102操作

104操作

106操作

108操作

110操作

112操作

114操作

116操作

118操作

120操作

122操作

124操作

126操作

128操作

200鳍状场效晶体管(finfet)装置

202第一区

204第二区

206衬底

208隔离区

210鳍片

212栅极结构

214虚设栅极电极

216硬掩模层

218金属栅极电极

220间隔件材料/间隔件材料层

222间隔件材料/间隔件材料层

226底部层

228中间层

230光致抗蚀剂层

232凹槽/沟槽

234膜

236第二层/中间层

238第三层/上层

240第一元素

242第二元素

246膜

250接触蚀刻停止层cesl

252ild层

254金属接触构件

256清洁溶剂

258顶部部分

260第一层/下层

262顶部部分

266距离

270源极/漏极构件