一种TFT基板及其制备方法和应用与流程

本发明涉及显示面板技术领域，尤其涉及一种tft基板及其制备方法和应用。

背景技术：

薄膜晶体管(thin-filmtransistors，tft)作为一种类mos器件，一直是平板显示技术的核心器件。薄膜晶体管主要有硅基tft、有机tft和氧化物tft，其中非晶硅薄膜晶体管和多晶硅薄膜晶体管因工艺相对成熟广泛应用于平板显示器中；近年来，金属氧化物半导体的tft因具有相对高的载流子迁移率、高的透光性、低温工艺等优势，逐渐被广泛研究和应用。

在tft制备工艺和结构中，栅电极和源漏电极之间有较大的交叠量，以此来实现高器件性能和简化工艺。但是，栅电极和源漏极之间的交叠会引入大的寄生电容，这些寄生电容会将栅电极上的时钟信号耦合到漏电极，影响电路工作，同时大的寄生电容也会降低器件的工作速度。因此，亟需一种能够减小tft器件中的寄生电容的方法。

技术实现要素：

有鉴于此，本发明提供了一种tft基板的制备方法，利用顶栅自对准结构减少寄生电容，并通过刻蚀使得栅绝缘层和栅极产生偏移区，降低栅极到源漏极之间的漏电流；同时，通过采用p型金属氧化物作为半导体层的材质，制得p型tft基板。

第一方面，本发明提供了一种tft基板的制备方法，包括：

提供基板，在所述基板上依次形成缓冲层和半导体层，所述半导体层的材质为p型金属氧化物，所述半导体层覆盖部分所述缓冲层；

在所述半导体层和所述缓冲层上依次形成栅绝缘材料层和栅金属层；

利用光刻胶对所述栅金属层进行刻蚀形成栅极，以及对所述栅绝缘材料层进行刻蚀形成栅绝缘层，所述栅绝缘层在所述基板上的正投影比所述栅极在所述基板上的正投影的面积大，且所述栅绝缘层在所述基板上的正投影与所述栅极在所述基板上的正投影中心重合；

在所述缓冲层、所述半导体层、所述栅绝缘层和所述栅极上制备层间绝缘层，并形成源极接触区和漏极接触区，再依次制备源极、漏极和钝化层，得到tft基板。

可选的，所述形成缓冲层和半导体层的方法包括物理气相沉积和化学气相沉积中的至少一种。具体的，可以但不限于为磁控射频技术、反应溅射技术、原子层沉积、等离子体增强化学气相沉积。

可选的，所述缓冲层的材质选自氮化硅、氧化硅、氮氧化硅中的至少一种。

可选的，所述缓冲层的厚度为进一步可选的，所述缓冲层的厚度为具体的，所述缓冲层的厚度可以但不限于为或

可选的，所述半导体的形成还包括：在所述缓冲层上形成覆盖所述缓冲层的初始半导体层，对所述初始半导体层进行刻蚀形成所述半导体层。在本发明中，对初始半导体层进行刻蚀，刻蚀后保留的部分作为tft沟道，为后续源漏极的形成做准备。

可选的，所述刻蚀包括湿法刻蚀和干法刻蚀中的至少一种。

可选的，所述p型金属氧化物包括氧化锡、氧化亚锡、氧化铜和氧化亚铜中的至少一种。

可选的，所述半导体层的厚度为进一步可选的，所述半导体层的厚度为具体的，所述半导体层的厚度可以但不限于为或

在现有技术中，tft基板的半导体层为n型材料组成，而在本发明中，采用p型金属氧化物作为半导体层的材质，制得p型tft基板，可与现有技术中的n型tft基板搭配使用形成逻辑电路。

可选的，所述形成栅绝缘材料层和栅金属层的方法包括物理气相沉积和化学气相沉积中的至少一种。具体的，可以但不限于为磁控射频技术、反应溅射技术、原子层沉积、等离子体增强化学气相沉积。

可选的，所述栅绝缘材料层的材质选自氮化硅、氧化硅、氮氧化硅中的至少一种。

可选的，所述栅绝缘材料层的厚度为进一步可选的，所述栅绝缘材料层的厚度为具体的，所述栅绝缘材料层的厚度可以但不限于为或

可选的，所述栅金属层的材质选自钼、铝、铜、钛中的至少一种。

可选的，所述栅金属层的厚度为进一步可选的，所述栅金属层的厚度为具体的，所述栅金属层的厚度可以但不限于为或

在本发明中，所述栅金属层的厚度不小于栅绝缘材料层的厚度，在刻蚀后形成的栅极和栅绝缘层之间的偏移区在相同刻蚀条件下的面积更大，从而更有利于减小栅极到源漏极之间的漏电流。

可选的，所述栅极在所述基板上的正投影的面积是所述栅绝缘层在所述基板上的正投影的面积的40％-90％。具体的，可以但不限于为所述栅极在所述基板上的正投影的面积是所述栅绝缘层在所述基板上的正投影的面积的40％、53％、66％、72％、85％或90％，更有助于降低栅极到源漏极之间的漏电流。

可选的，所述利用光刻胶对所述栅金属层进行刻蚀形成栅极，以及对所述栅绝缘材料层进行刻蚀形成栅绝缘层，包括：利用所述光刻胶对所述栅金属层进行湿法刻蚀形成栅极，再利用所述光刻胶对所述栅绝缘材料层进行干法刻蚀形成栅绝缘层。

可选的，所述湿法刻蚀的工艺参数包括采用酸溶液进行刻蚀，刻蚀时间为1s-1000s，其中，所述酸溶液的浓度为1％-30％，所述酸溶液包括h2c2o4、hf或hno3中的至少一种。进一步可选的，所述刻蚀时间为10s-850s、100s-700s、160s-630s或200s-500s。

可选的，所述干法刻蚀的工艺参数包括采用cf4、sf6、c2f6、nf6中的一种或多种气体气氛下进行干刻蚀，cf4的流量为0sccm-5000sccm，sf6的流量为0sccm-5000sccm，c2f6的流量为0sccm-5000sccm，nf6的流量为0sccm-5000sccm，刻蚀时间为1s-1000s。

在本发明中，以光刻胶为阻挡层，采用湿法刻蚀栅金属层，由于刻蚀液的存在，刻蚀液会横向渗入，加快在横向方向上的刻蚀速度，从而对光刻胶阻挡的部分进行刻蚀；利用光刻胶，采用干法刻蚀栅绝缘材料层，从而更容易使得栅绝缘材料层和栅极之间存在偏移，即栅绝缘层在基板上的正投影比栅极在基板上的正投影的面积大，且栅绝缘层在基板上的正投影与栅极在基板上的正投影中心重合。相较于底栅结构器件，顶栅结构更有利于自对准的实现，顶栅自对准结构有助于减少寄生电容。

可选的，所述制备层间绝缘层之前还包括：利用所述光刻胶，通过等离子体处理的方式对所述半导体层的两侧进行导体化处理。具体的，可以但不限于为利用所述光刻胶为阻挡，采用等离子体轰击半导体层表面，形成类金属层。

可选的，所述制备层间绝缘层之前还包括移除所述光刻胶。

可选的，所述制备层间绝缘层的方法包括物理气相沉积和化学气相沉积中的至少一种。具体的，可以但不限于为磁控射频技术、反应溅射技术、原子层沉积、等离子体增强化学气相沉积。

可选的，所述层间绝缘层的材质选自氮化硅、氧化硅、氮氧化硅中的至少一种。

可选的，所述层间绝缘层的厚度为进一步可选的，所述层间绝缘层的厚度为具体的，所述层间绝缘层的厚度可以但不限于为或

可选的，所述源极和漏极的材质独立地选自钼、铝、铜、钛中的至少一种。

可选的，所述钝化层的材质选自氮化硅、氧化硅、氮氧化硅中的至少一种。

可选的，所述钝化层的厚度为进一步可选的，所述钝化层的厚度为具体的，所述钝化层的厚度可以但不限于为或

本发明第一方面提供了一种tft基板的制备方法，通过光刻胶对栅金属层进行刻蚀形成栅极，并对栅绝缘材料层进行刻蚀形成栅绝缘层，形成顶栅自对准结构，有利于减小寄生电容；同时，控制对栅极和栅绝缘层的刻蚀工艺，使得栅极与栅绝缘层之间存在偏移，即栅绝缘层在基板上的正投影比栅极在基板上的正投影的面积大，且栅绝缘层在基板上的正投影与栅极在基板上的正投影中心重合，有利于降低栅极与源漏极之间的漏电流；并且使用p型金属氧化物作为半导体的材料，制得p型tft基板，可以与n型tft基板搭配实现逻辑电路。

第二方面，本发明提供了一种tft基板，采用第一方面所述的制备方法制备得到，所述tft基板包括基板，以及依次形成在所述基板上的缓冲层、半导体层、栅绝缘层、栅极、层间绝缘层、源极、漏极和钝化层，其中，所述栅绝缘层在所述基板上的正投影比所述栅极所在述基板上的正投影的面积大，且所述栅绝缘层在所述基板上的正投影与所述栅极在所述基板上的正投影中心重合，所述层间绝缘层覆盖在所述缓冲层、所述半导体层、所述栅绝缘层和所述栅极上，所述钝化层覆盖在所述层间绝缘层表面且完全覆盖所述源极和所述漏极。

本发明第二方面提供的tft基板具有顶栅自对准结构，减少寄生电容，且栅极与栅绝缘层之间存在偏移，有利于降低栅极与源漏极之间的漏电流。

第三方面，本发明提供了一种显示装置，包括第二方面所述的tft基板。

具体的，所述显示装置可以但不限于为有源矩阵有机发光二极体(amoled)、tft-lcd。

本发明的有益效果：

本发明制备的tft基板通过光刻胶对栅金属层进行刻蚀形成栅极，并对栅绝缘材料层进行刻蚀形成栅金属层，从而形成顶栅自对准结构，有利于减小寄生电容；同时，控制对栅极和栅绝缘层的刻蚀工艺，从而使得栅极与栅绝缘层之间存在偏移，降低栅极与源漏极之间的漏电流；并且使用p型金属氧化物作为半导体的材料，制得p型tft基板，可以与n型tft基板搭配实现逻辑电路。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1为本发明实施提供的一种tft基板的制备方法的流程图；

图2为本发明实施提供的一种tft基板的制备方法中步骤s101示意图；

图3为本发明实施提供的一种tft基板的制备方法中步骤s102示意图；

图4为本发明实施提供的一种tft基板的制备方法中步骤s103示意图；

图5为本发明实施提供的一种tft基板的制备方法中步骤s104示意图；

图6为本发明实施提供的一种tft基板的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，为本发明实施例提供的一种tft基板的制备方法的流程图，包括如下步骤：

步骤s101：提供基板，在所述基板上依次形成缓冲层和半导体层，所述半导体层的材质为p型金属氧化物，所述半导体层覆盖部分所述缓冲层。

参阅图2，提供基板10，所述基板10可以为玻璃基板、石英基板、柔性基板等。通过干法清洗或湿法清洗基板10后，在基板10上形成一层覆盖整个基板10的缓冲层20。可选的，所述缓冲层20的材质选自氮化硅、氧化硅、氮氧化硅中的至少一种。可选的，所述缓冲层20的厚度为进一步可选的，所述缓冲层20的厚度为具体的，所述缓冲层20的厚度可以但不限于为或可选的，所述半导体30的形成还包括：在所述缓冲层上形成覆盖所述缓冲层的初始半导体层，对所述初始半导体层进行刻蚀形成所述半导体层30。可选的，所述刻蚀包括湿法刻蚀和干法刻蚀中的至少一种。在本发明中，对初始半导体层进行刻蚀，刻蚀后保留的部分作为tft沟道，为后续源漏极的形成做准备。在本发明中，所述半导体层30的材质为p型的金属氧化物。可选的，所述金属氧化物包括氧化锡、氧化亚锡、氧化铜和氧化亚铜中的至少一种。可选的，所述半导体层30的厚度为进一步可选的，所述半导体层30的厚度为具体的，所述半导体层30的厚度可以但不限于为或在现有技术中，半导体层的材质为n型材料，而在本发明中，采用p型的金属氧化物作为半导体层，制备成p型tft基板，可与现有技术中的n型tft基板搭配使用形成逻辑电路。可选的，所述形成缓冲层20和半导体层30的方法包括物理气相沉积和化学气相沉积中的至少一种。具体的，可以但不限于为磁控射频技术、反应溅射技术、原子层沉积、等离子体增强化学气相沉积。

步骤s102：在所述半导体层和所述缓冲层上依次形成栅绝缘层和栅金属层。

参阅图3，在所述半导体层30和所述缓冲层20上依次形成栅绝缘材料层40和栅金属层50。可选的，所述形成栅绝缘材料层40和栅金属层50的方法包括物理气相沉积和化学气相沉积中的至少一种。具体的，可以但不限于为磁控射频技术、反应溅射技术、原子层沉积、等离子体增强化学气相沉积。可选的，所述栅绝缘材料层40的材质选自氮化硅、氧化硅、氮氧化硅中的至少一种。可选的，所述栅绝缘材料层40的厚度为进一步可选的，所述栅绝缘材料层40的厚度为具体的，所述栅绝缘材料层40的厚度可以但不限于为或可选的，所述栅金属层50的材质选自钼、铝、铜、钛中的至少一种。可选的，所述栅金属层50的厚度为进一步可选的，所述栅金属层50的厚度为具体的，所述栅金属层50的厚度可以但不限于为或

步骤s103：利用光刻胶对所述栅金属层进行刻蚀形成栅极，以及对所述栅绝缘材料层进行刻蚀形成栅绝缘层，所述栅绝缘层在所述基板上的正投影比所述栅极在所述基板上的正投影的面积大，且所述栅绝缘层在所述基板上的正投影与所述栅极在所述基板上的正投影中心重合。

参阅图4，利用光刻胶对所述栅金属层50进行刻蚀形成栅极60，以及对所述栅绝缘材料层40进行刻蚀形成栅绝缘层41，所述栅绝缘层41在所述基板10上的正投影比所述栅极60在所述基板10上的正投影的面积大，且所述栅绝缘层41在所述基板10上的正投影与所述栅极60在所述基板10上的正投影中心重合。可选的，所述栅极在所述基板上的正投影的面积是所述栅绝缘层在所述基板上的正投影的面积的40％-90％。具体的，可以但不限于为所述栅极在所述基板上的正投影的面积是所述栅绝缘层在所述基板上的正投影的面积的40％、53％、66％、72％、85％或90％，更有助于降低栅极到源漏极之间的漏电流。可选的，所述利用光刻胶对所述栅金属层50进行刻蚀形成栅极60，以及对所述栅绝缘材料层40进行刻蚀形成栅绝缘层41，包括：利用所述光刻胶对所述栅金属层50进行湿法刻蚀形成栅极60，再利用所述光刻胶对所述栅绝缘材料层40进行干法刻蚀形成栅绝缘层41。进一步可选的，所述湿法刻蚀的工艺参数包括采用酸溶液进行刻蚀，刻蚀时间为1s-1000s，其中，所述酸溶液的浓度为1％-30％，所述酸溶液包括h2c2o4、hf或hno3中的至少一种。更进一步可选的，所述刻蚀时间为10s-850s、100s-700s、160s-630s或200s-500s。进一步可选的，所述干法刻蚀的工艺参数包括采用cf4、sf6、c2f6、nf6中的一种或多种气体气氛下进行干刻蚀，cf4的流量为0sccm-5000sccm，sf6的流量为0sccm-5000sccm，c2f6的流量为0sccm-5000sccm，nf6的流量为0sccm-5000sccm，刻蚀时间为1s-1000s。在本发明中，以光刻胶为阻挡层，采用湿法刻蚀栅金属层50，由于刻蚀液的存在，刻蚀液会横向渗入，加快在横向方向上的刻蚀速度，从而对光刻胶阻挡的部分进行刻蚀；利用光刻胶，采用干法刻蚀栅绝缘材料层40，形成的栅绝缘层41和栅极60之间存在偏移，即栅绝缘层41在基板10上的正投影比栅极60在基板10上的正投影的面积大，且栅绝缘层41在基板10上的正投影与栅极60在基板10上的正投影中心重合。相较于底栅结构器件，顶栅结构更有利于自对准的实现，顶栅自对准结构有助于减少寄生电容。

步骤s104：在所述缓冲层、所述半导体层、所述栅绝缘层和所述栅极上制备层间绝缘层，并形成源极接触区和漏极接触区，再依次制备源极、漏极和钝化层，得到tft基板。

参阅图5，在所述缓冲层20、所述半导体层30、所述栅绝缘层41和所述栅极上制备层间绝缘层70，并形成源极接触区和漏极接触区，再依次制备源极80、漏极90和钝化层100，得到tft基板。可选的，所述制备层间绝缘层70之前还包括：利用所述光刻胶，通过等离子体处理的方式对所述半导体层30的两侧进行导体化处理。如图5所示，半导体层30的两侧进行导体化处理，即形成类金属层。具体的，可以但不限于为利用所述光刻胶为阻挡，采用等离子体轰击半导体层表面，即轰击半导体层中未被光刻胶遮挡部分的表面，经等离子体轰击后形成了类金属层。可选的，所述制备层间绝缘层70之前还包括移除所述光刻胶。可选的，所述制备层间绝缘层70的方法包括物理气相沉积和化学气相沉积中的至少一种。具体的，可以但不限于为磁控射频技术、反应溅射技术、原子层沉积、等离子体增强化学气相沉积。可选的，所述层间绝缘层70的材质选自氮化硅、氧化硅、氮氧化硅中的至少一种。可选的，所述层间绝缘层70的厚度为进一步可选的，所述层间绝缘层70的厚度为具体的，所述层间绝缘层70的厚度可以但不限于为或可选的，所述源极80和漏极90的材质独立地选自钼、铝、铜、钛中的至少一种。可选的，所述钝化层100的材质选自氮化硅、氧化硅、氮氧化硅中的至少一种。可选的，所述钝化层100的厚度为进一步可选的，所述钝化层100的厚度为具体的，所述钝化层100的厚度可以但不限于为或

本发明提供了一种tft基板的制备方法，通过光刻胶对栅金属层进行刻蚀形成栅极，并对栅绝缘材料层进行刻蚀形成栅绝缘层，形成顶栅自对准结构，有利于减小寄生电容；同时，控制对栅极和栅绝缘层的刻蚀工艺，使得栅极与栅绝缘层之间存在偏移，即栅绝缘层在基板上的正投影比栅极在基板上的正投影的面积大，且栅绝缘层在基板上的正投影与栅极在基板上的正投影中心重合，有利于降低栅极与源漏极之间的漏电流；并且使用p型金属氧化物作为半导体的材料，制得p型tft基板，可以与n型tft基板搭配实现逻辑电路。

本发明实施例还提供了一种tft基板，所述tft基板采用上述的tft基板的制备方法制备得到，如图6所示，所述tft基板包括基板10，以及依次形成在所述基板10上的缓冲层20、半导体层30、栅绝缘层41、栅极60、层间绝缘层70、源极80、漏极90和钝化层100，其中，所述栅绝缘层41在所述基板10上的正投影比所述栅极60所在述基板10上的正投影的面积大，且所述栅绝缘层41在所述基板10上的正投影与所述栅极60在所述基板10上的正投影中心重合，所述层间绝缘层70覆盖在所述缓冲层20、所述半导体层30、所述栅绝缘层41和所述栅极60上，所述钝化层100覆盖在所述层间绝缘层70表面且完全覆盖所述源极80和所述漏极90。

本发明提供的tft基板具有顶栅自对准结构，有利于减少寄生电容；同时，栅极和栅绝缘层之间存在偏移，可以有助于降低栅极与源漏极之间的漏电流。

本发明实施例还提供了一种显示装置，所述显示装置包括上述的tft基板。具体的，所述显示装置可以但不限于为有源矩阵有机发光二极体(amoled)、tft-lcd。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。