集成电路金属互连结构、制造方法以及集成电路与流程

本公开涉及集成电路技术领域，具体涉及一种集成电路金属互连结构、集成电路金属互连结构制造方法以及集成电路。

背景技术：

随着集成电路技术的发展，超大规模集成电路的芯片集成度已经高达几亿乃至几十亿个器件的规模。为了实现完整的系统功能，集成电路设计和制造需要在后道工序(backendofline)中对集成电路中的诸多半导体器件进行电连接。在现有的beol工序中，通常利用金属互连线对指定的金属接触件进行互连。

在金属互连线中，沿电场反方向运动的电子与金属原子进行动量交换，这将导致金属原子产生由原子扩散主导的质量运输，这种现象被称为电迁移(electromigration)。由于电迁移现象的存在，金属互连线将因金属原子的扩散移动而形成空洞(void)或者凸起(hillock)等缺陷，对于缺陷严重的区域甚至会出现断路或者短路等问题。

在相关技术中，通过阻隔材料对金属互连线进行包覆可以在一定程度上缓解电迁移的进程。但是由于粘附性较差，金属互连线与阻隔材料之间的接触界面将成为金属原子的扩散通道，不仅没有起到阻隔作用，反而会加速电迁移。因此，目前亟需一种新型的集成电路金属互连结构，以解决金属互连线中的电迁移问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开的目的在于提供一种集成电路金属互连结构、集成电路金属互连结构制造方法以及集成电路，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的金属互连线中的电迁移技术问题。

根据本公开的一个方面，提供一种集成电路金属互连结构，其特殊之处在于，包括：

金属互连线，用于连接集成电路中的金属接触件；

介质层，其中一面设置有用于容纳所述金属互连线的线型槽；

缓冲层，覆盖于所述介质层上，与所述金属互连线相互贴合；

阻隔层，覆盖于所述缓冲层上，用于阻隔所述金属互连线的原子扩散。

在本公开的一种示例性实施方式中，上述缓冲层的厚度为3～10nm。

在本公开的一种示例性实施方式中，上述金属互连线为铜互连线。

在本公开的一种示例性实施方式中，上述缓冲层包括贴合于所述金属互连线上的第一缓冲层以及覆盖于所述介质层上其他部位的第二缓冲层；

其中，所述第一缓冲层为cu-al-n缓冲层。

在本公开的一种示例性实施方式中，上述阻隔层为si-c-n阻隔层。

在本公开的一种示例性实施方式中，上述介质层为sio2介质层。

在本公开的一种示例性实施方式中，上述的集成电路金属互连结构还包括：

隔离层，覆盖于所述阻隔层上。

在本公开的一种示例性实施方式中，上述隔离层为sio2隔离层。

根据本公开的一个方面，提供一种集成电路，包括多个金属接触件，其特殊之处在于，还包括如以上任意所述的集成电路金属互连结构。

根据本公开的一个方面，提供一种集成电路金属互连结构制造方法，其特殊之处在于，包括：

提供一介质层，所述介质层上设置有线型槽；

在所述线型槽中填充金属互连线；

在填充有金属互连线的所述介质层上覆盖缓冲层，使所述缓冲层与所述金属互连线相互贴合；

在所述缓冲层上覆盖阻隔层。

在本公开的一种示例性实施方式中，在所述线型槽中填充金属互连线之后，所述方法还包括：

对填充有金属互连线的所述介质层的表面进行化学机械抛光。

在本公开的一种示例性实施方式中，上述金属互连线为铜互连线。

在本公开的一种示例性实施方式中，上述在填充有金属互连线的所述介质层上覆盖缓冲层，包括：

利用al源在所述介质层表面进行等离子体处理以形成al前驱体；其中，所述al前驱体与所述金属互连线贴合的部分为cu-al合金层；

利用n源对所述al前驱体进行等离子体处理以形成缓冲层；其中，所述缓冲层与所述金属互连线贴合的部分为cu-al-n缓冲层。

在本公开的一种示例性实施方式中，上述等离子体处理的射频功率为300～500w。

在本公开的一种示例性实施方式中，上述cu-al-n缓冲层的厚度为3～10nm。

在本公开的一种示例性实施方式中，上述al源为氯化铝或者三甲基铝。

在本公开的一种示例性实施方式中，上述n源为氨气。

在本公开的一种示例性实施方式中，在填充有金属互连线的所述介质层上覆盖缓冲层的方法为等离子体增强化学气相沉积或者原子层沉积。

本公开实施例所提供的集成电路金属互连结构通过在金属互连线与阻隔层之间设置缓冲层，可以提高金属互连线的粘附紧密性，避免在金属互连线的接触界面上形成原子扩散通道，从而可以改善金属互连线的电迁移性能，降低出现空洞或者凸起等缺陷的风险，提高金属互连线的可靠性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一种示例性实施方式中的集成电路金属互连结构组成示意图。

图2为本公开另一示例性实施方式中的集成电路金属互连结构组成示意图。

图3为在不带缓冲层的集成电路金属互连结构中的缺陷形成过程示意图。

图4为本公开一种示例性实施方式中的集成电路金属互连结构制造方法步骤流程图。

图5为本公开另一示例性实施方式中的集成电路金属互连结构制造方法部分步骤流程图。

图6为本公开示例性实施方式中的集成电路金属互连结构制造方法在一种应用场景下的第一状态示意图。

图7为本公开示例性实施方式中的集成电路金属互连结构制造方法在一种应用场景下的第二状态示意图。

图8为本公开示例性实施方式中的集成电路金属互连结构制造方法在一种应用场景下的第三状态示意图。

图9为本公开示例性实施方式中的集成电路金属互连结构制造方法在一种应用场景下的第四状态示意图。

其中，附图标记说明如下：

110-金属互连线；

120-介质层；

130-缓冲层；

140-阻隔层；

150-金属接触件；

160-隔离层；

131-第一缓冲层；

132-第二缓冲层；

310-接触界面；

320-空洞缺陷；

330-凸起缺陷。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

本公开的示例性实施方式首先提供一种集成电路金属互连结构，这种金属互连结构主要用于对集成电路内部的半导体元器件进行电连接，电连接的方式可以是利用金属互连线对需要导通的半导体元器件的金属接触件进行连接导通，而对于其他不需要导通的半导体元器件则可以通过各种绝缘材料进行隔离。

参考图1所示，本示例性实施方式提供的集成电路金属互连结构主要可以包括以下部分：金属互连线110、介质层120、缓冲层130以及阻隔层140。

其中，金属互连线110用于连接集成电路中的金属接触件150。图1中仅示意性地示出了金属互连线110与一个金属接触件150的连接状态，在图中未示出的部分还存在有需要与该金属接触件150连接导通的其他金属接触件，而金属互连线110正是起到了对各个需要连通的金属接触件进行连接导通的作用。

介质层120的其中一面设置有线型槽，该线型槽用于容纳金属互连线110。线型槽在介质层120上的延伸形状与集成电路的线路结构以及金属互连线110的走线形式相关，具体可以利用预制的金属互连线布置图案在介质层120上进行刻蚀得到相应的线型槽。介质层120的另一面可以根据需要固定于衬底上。

缓冲层130覆盖在介质层120上，与金属互连线110相互贴合。缓冲层130可以紧密贴附在金属互连线110上，二者之间良好的粘附性可以避免形成原子扩散通道，从而改善金属互连线110的电迁移性能。

阻隔层140覆盖于缓冲层130上，用于阻隔金属互连线110的原子扩散。

本示例性实施方式提供的集成电路金属互连结构通过在金属互连线与阻隔层之间设置缓冲层，可以提高金属互连线的粘附紧密性，避免在金属互连线的接触界面上形成原子扩散通道，从而可以改善金属互连线的电迁移性能，降低出现空洞或者凸起等缺陷的风险，提高金属互连线的可靠性。

在以上示例性实施方式的基础上，金属互连线110可以选用铜互连线。金属cu具有较低的阻抗和较高的熔点，而且具有较好的抗电迁移能力和抗应力迁移能力。

在改善金属互连线电迁移性能的前提下，为了不影响金属互连线110与金属接触件150之间的有效电连接，同时维持集成电路的整体尺寸和结构布局，缓冲层130的厚度可以设置为3～10nm。

参考图2所示，在以上示例性实施方式的基础上，介质层120可以为sio2介质层，由于金属互连线110与介质层120之间具有材料差异，覆盖于上方的缓冲层130可以包括贴合于金属互连线110上的第一缓冲层131以及覆盖于介质层120上其他部位的第二缓冲层132。其中，第一缓冲层131可以为cu-al-n缓冲层，相应地，第二缓冲层132可以为al-n缓冲层。金属接触件150位于阻隔层140的上方，其材质可以包括金属al，金属接触件150可以利用穿过阻隔层140的金属w与位于阻隔层140下方的金属互连线110进行电连接。

如图2所示，在阻隔层140上方还可以覆盖起到绝缘作用的隔离层160。在本示例性实施方式中，阻隔层140可以为si-c-n阻隔层，隔离层160可以为sio2隔离层。在其他一些示例性实施方式中，金属互连线110、介质层120缓冲层130、阻隔层140以及隔离层160也可以根据需要分别选用其他材质的层间材料，本公开对此不做特殊限定。

作为对比地，参考图3所示，当金属互连线110与阻隔层140直接接触时，由于二者之间贴附性较差，在接触界面310处将形成金属原子的扩散通道。随着金属原子的不断扩散，相应的界面处将形成空洞缺陷320和凸起缺陷330。当空洞缺陷320扩大到一定程度时，将影响金属互连线110与金属接触件150之间的电连接性能，在更为严重的情况下，甚至会出现金属互连线110与金属接触件150之间失去电连接，导致断路问题的发生。而当凸起缺陷330扩大到一定程度时，金属互连线110可能会与邻近的其他金属接触件之间产生电连接，导致短路问题的发生。由此可见，缓冲层130在改善金属互连线的电迁移性能、提高金属互连线可靠性方面起到至关重要的作用。

在本公开的另一示例性实施方式中，提供一种集成电路，该集成电路包括有多个金属接触件，同时还包括如以上示例性实施方式所提供的集成电路金属互连结构。该集成电路可以应用于存储器或者其他电子器件，其中存储器可以是动态随机存取存储器(dram)，也可以是其他任意的基于集成电路的存储器。

在本公开的另一示例性实施方式中，提供一种集成电路金属互连结构制造方法，该制造方法可以应用于集成电路组装的后道工序beol中，用于对集成电路中诸多半导体器件的金属接触件进行电连接。

参考图4所示，本示例性实施方式提供的集成电路金属互连结构制造方法主要可以包括以下步骤：

步骤s410.提供一介质层，介质层上设置有线型槽。

本步骤首先提供一介质层，该介质层的其中一面上设置有线型槽，该线型槽用于容纳金属互连线。线型槽在介质层上的延伸形状与集成电路的线路结构以及金属互连线的走线形式相关，具体可以利用预制的金属互连线布置图案在介质层上进行刻蚀得到相应的线型槽。介质层的另一面可以根据需要固定于衬底上。

步骤s420.在线型槽中填充金属互连线。

基于步骤s410提供的介质层，向介质层上的线型槽中填充金属以形成金属互连线。金属互连线用于对集成电路中各个需要连通的金属接触件进行连接导通的作用。

步骤s430.在填充有金属互连线的介质层上覆盖缓冲层，使缓冲层与金属互连线相互贴合。

缓冲层紧密贴附在金属互连线上可以避免二者在接触界面处形成原子扩散通道，从而改善金属互连线的电迁移性能。

步骤s440.在缓冲层上覆盖阻隔层。

形成缓冲层后，本步骤在缓冲层上覆盖阻隔层，以用于阻隔金属互连线的原子扩散。

本示例性实施方式提供的集成电路金属互连结构制造方法可以在金属互连线与阻隔层之间形成缓冲层，提高金属互连线的粘附紧密性，避免在金属互连线的接触界面上形成原子扩散通道，从而可以改善金属互连线的电迁移性能，降低出现空洞或者凸起等缺陷的风险，提高金属互连线的可靠性。

在以上示例性实施方式的基础上，在步骤s420.在线型槽中填充金属互连线之后，该方法还包括：对填充有金属互连线的介质层的表面进行化学机械抛光(chemicalmechanicalpolishing，简称cmp)。通过化学机械抛光后可以将线型槽内多余金属除去，改善金属互连线的表面特性，提高金属互连线与缓冲层之间的贴合效果。

在以上示例性实施方式的基础上，金属互连线可以选用铜互连线。金属cu具有较低的阻抗和较高的熔点，而且具有较好的抗电迁移能力和抗应力迁移能力。

参考图5所示，步骤s430.在填充有金属互连线的介质层上覆盖缓冲层，可以进一步包括以下步骤：

步骤s531.利用al源在介质层表面进行等离子体处理以形成al前驱体；其中，al前驱体与金属互连线贴合的部分为cu-al合金层。

本步骤首先利用al源对介质层表面进行等离子体处理以形成al前驱体，本示例性实施方式中的金属互连线为cu材质，相应形成的与金属互连线贴合的部分al前驱体为cu-al合金层。如果介质层选用sio2，那么覆盖于介质层其他部分的al前驱体可以是si-o-al前驱体。本步骤中使用的al源可以是氯化铝(alcl3)或者三甲基铝(c3h9al，tma)。

步骤s532.利用n源对al前驱体进行等离子体处理以形成缓冲层；其中，缓冲层与金属互连线贴合的部分为cu-al-n缓冲层。

形成al前驱体之后，本步骤再利用n源对al前驱体进行等离子体处理以得到缓冲层。在与金属互连线贴合的部分，形成的缓冲层为cu-al-n缓冲层，而在介质层的其他部分所形成的缓冲层为al-n缓冲层。本步骤中使用的n源可以是氨气(nh3)。

在本示例性实施方式中，等离子体处理的射频功率(rfpower)可以为300～500w，贴合于金属互连线上的cu-al-n缓冲层的厚度可以为3～10nm，在不影响金属互连线与金属接触件之间有效电连接的同时，可以维持集成电路的整体尺寸和结构布局不受影响。

另外，在填充有金属互连线的介质层上覆盖缓冲层的方法可以为等离子体增强化学气相沉积(plasmaenhancedchemicalvapordeposition，pecvd)或者原子层沉积(atomiclayerdeposition，ald)。而且，在缓冲层上覆盖阻隔层的方法也可以是pecvd或者ald。

通过原位沉积的方式形成缓冲层以及阻隔层，可以防止出现层间气体隔断，同时可以防止金属氧化，提高了金属互连线、缓冲层以及阻隔层之间的贴合效果。

下面结合图6至图9，对本公开集成电路金属互连结构制造方法在一应用场景下的具体实施步骤做出说明。

如图6所示，首先提供一sio2介质层，该介质层上设置有线型槽，通过向线型槽内填充金属cu以形成cu互连线。为了保持良好的界面接触性，在填充金属cu后可以对表面进行化学机械抛光以去除突出于介质层表面之外的多余的cu金属。

如图7所示，在一隔绝空气的反应腔室内，利用alcl3或者tma作为al源进行等离子体处理，从而在介质层表面形成al前驱体。该al前驱体与cu互连线相贴合的部分为cu-al合金，而在介质层的其他位置上，该al前驱体为si-o-al前驱体。

如图8所示，在形成al前驱体之后，在利用nh3作为n源对al前驱体进行等离子体处理，从而在介质层表面形成缓冲层。在与cu互连线贴合的部分，形成的缓冲层为cu-al-n缓冲层，而在介质层的其他部分所形成的缓冲层为al-n缓冲层。

如图9所示，形成缓冲层之后，在进行原位沉积以形成si-c-n阻隔层，以便阻隔cu互连线的原子扩散。由于si-c-n阻隔层与cu互连线之间设置有cu-al-n缓冲层，改善了接触界面处的粘附紧密性，避免在cu互连线的接触界面上形成原子扩散通道，从而可以改善cu互连线的电迁移性能，降低出现空洞或者凸起等缺陷的风险，提高cu互连线的可靠性。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。