半导体器件及其制造方法与流程

2017年9月28日提交的日本专利申请no.2017-187976的公开内容(包括说明书、附图和摘要)通过引用整体并入本文。

本发明涉及半导体器件及其制造方法，例如，在应用于使用soi衬底的半导体器件时有效的技术。

背景技术：

作为用于低功耗的半导体器件，存在在soi(绝缘体上硅)衬底上形成misfet(金属绝缘体半导体场效应晶体管)的技术。随着misfet的小型化，正在研究使用称为“高k膜”的高介电常数膜以获得就硅氧化物而言具有改进的厚度的栅极绝缘膜。

例如，专利文献1公开了使用铪氧化物(hfo2)等作为高介电常数膜以用于在soi衬底上形成的misfet的栅极绝缘膜的技术。

专利文献2公开了一种在misfet的栅极绝缘膜和栅电极之间的界面上设置由铪(hf)或锆(zr)制成的金属层的技术。

专利文献1：日本未审查专利申请公开no.2016-18936

专利文献2：日本未审查专利申请公开no.2007-318012

技术实现要素：

作为在soi衬底上形成的misfet的阈值调整方法之一，存在一种通过包含在高介电常数膜中的金属的功函数来控制阈值的方法。已知这种高介电常数膜具有比硅氧化物膜更多的陷阱能级，并且misfet可能具有劣化的可靠性，这取决于高介电常数膜中包含的金属的比例。

根据本文的描述和附图，其他问题和新特征将是清楚的。

根据一个实施例，半导体器件具有半导体衬底、形成在半导体衬底上的绝缘层、形成在绝缘层上的半导体层、包括形成在半导体层上的第一绝缘膜和形成在第一绝缘层上的高介电常数膜的第一栅极绝缘膜以及形成在第一栅极绝缘膜上的第一栅电极。在该器件中，高介电常数膜是具有比硅氧化物膜高的介电常数并且同时包含第一金属和第二金属的膜。在高介电常数膜中，第一金属的原子数与第一金属和第二金属的原子总数之比等于或大于75％且小于100％。

根据另一实施例，制造半导体器件的方法具有：(a)设置半导体衬底、形成在半导体衬底上的绝缘层和形成在绝缘层上的半导体层的步骤；(b)在半导体层上形成第一绝缘膜的步骤；(c)在第一绝缘膜上沉积金属膜的步骤；以及(d)热处理金属膜。在该方法中，金属膜包含第一金属和第二金属，并且第一金属的原子数与第一金属和第二金属的原子总数之比等于或大于75％且小于100％。

根据又一实施例，制造半导体器件的方法具有：(a)设置半导体衬底、形成在半导体衬底上的绝缘层和形成在绝缘层上的半导体层的步骤；(b)在半导体层上形成第一绝缘膜的步骤；(c)在第一绝缘膜上形成第一金属膜和第二金属膜的步骤；以及(d)热处理第一金属膜和第二金属膜。

根据上述实施例，可以提供具有改进的可靠性的半导体器件。

附图说明

图1是示出第一实施例的半导体器件的截面图；

图2示出本发明人获得的实验数据；

图3是示出第一实施例的半导体器件的制造步骤的截面图；

图4是示出图3之后的半导体器件的制造步骤的截面图；

图5是示出图4之后的半导体器件的制造步骤的截面图；

图6是示出图5之后的半导体器件的制造步骤的截面图；

图7是示出图6之后的半导体器件的制造步骤的截面图；

图8是示出图7之后的半导体器件的制造步骤的截面图；

图9是示出图8之后的半导体器件的制造步骤的截面图；

图10是示出第二实施例的半导体器件的制造步骤的截面图；

图11是示出图10之后的半导体器件的制造步骤的截面图；以及

图12是示出图11之后的半导体器件的制造步骤的截面图。

具体实施方式

在下面描述的实施例中，为了方便起见，如果需要，将在分成多个部分或实施例之后进行描述。除非另外特别指出，否则这些部分或实施例不是彼此独立的，而是它们中的一个可以是另一个的一部分或整体的变型例、细节、补充描述等。在下面描述的实施例中，当参考组件的数等(包括数量、值、量、范围等)时，该数不限于特定数，而是可以多于或少于特定数，除非另有特别说明或者原则上明显的是该数限于特定数。此外，毋庸置疑，在下面描述的实施例中，构成组件(包括组成步骤等)并非总是必要的，除非另外特别说明或原则上明显必要。类似地，在下面描述的实施例中，当参考构成组件的形状、位置关系等时，还包括在形状等上基本近似或类似的组件，除非另外特别说明或原则上明显不是这样。这也适用于上述数和范围。

以下将基于一些附图详细描述实施例。在用于描述以下实施例的所有附图中，具有相同功能的构件将由相同的附图标记标识，并且重复的描述将被省略。在下面描述的实施例中，除非另外特别需要，否则原则上不重复对相同或相似部分的描述。

从实施例中使用的附图中，有时省略阴影线以便于理解它们。

(第一实施例)

图1示出作为本实施例的半导体器件的n型misfet1tr和p型misfet2tr的相应截面结构。

本实施例的半导体器件具有其中形成有n型misfet1tr的区域an、用于向区域an的阱区域pw供电的区域tan、其中形成有p型misfet2tr的区域ap以及用于向区域ap的阱区域nw供电的区域tap。

区域an和区域tan由形成在半导体衬底sb中的元件隔离部sti分隔。阱区域pw比元件隔离部sti深，并且它在区域an和区域tan两者上方延伸。区域ap和区域tap由元件隔离部sti分隔。阱区域nw比元件隔离部sti深，并且它延伸跨区域ap和区域tap两者。

半导体衬底sb上具有绝缘层bx，并且绝缘层bx上具有半导体层sm。绝缘层bx的厚度为约10至20nm，并且半导体层sm的厚度为约10至20nm。在作为供电区域的区域tan和区域tap中，去除绝缘层bx和半导体层sm。这使得能够经由外延层ep分别向阱区域pw和阱区域nw施加电压。

首先，将描述区域an中的misfet1tr的结构。

在区域an中，半导体衬底sb中具有n型阱区域dnw，并且阱区域dnw中具有p型阱区域pw。通过该阱区域dnw，阱区域pw与半导体衬底sb电隔离。与绝缘层bx邻近的阱区域pw在其表面上具有杂质浓度比阱区域pw高的p型接地平面区域(杂质区域)gp1。接地平面区域gp1用作misfet1tr的背栅，并且misfet1tr的阈值电压由接地平面区域gp1的内部电势调节。

阱区域pw和接地平面区域gp1是具有p型杂质(诸如引入其中的硼(b))的区域。阱区域pw的杂质浓度为约5×10¹⁷至5×10¹⁸/cm³，并且接地平面区域gp1的杂质浓度为约1×10¹⁸至2×10¹⁹/cm³。

区域an中的半导体层sm上隔着栅极绝缘膜gf1具有栅电极g1。这里，栅极绝缘膜gf1包括主要由硅氧化物膜构成的绝缘膜if1和形成在绝缘膜if1上的高介电常数膜hk1。高介电常数膜hk1具有比硅氧化物膜高的介电常数、用于调节misfet1tr的阈值并且包括至少第一金属和不同于第一金属的第二金属。在本实施例中，第一金属例如为铪(hf)，第二金属例如为铝(al)，并且高介电常数膜hk1包含hf、al和o。

更具体地，本实施例中的高介电常数膜hk1由hfxal(1-x)on(1>x≥0.75)或hfxal(1-x)o(1>x≥0.75)制成。这意味着，在高介电常数膜hk1中，第一金属(hf)的原子数与第一金属和第二金属(hf+al)的原子总数之比等于或大于75％且小于100％。

栅电极g1的侧表面上隔着偏移间隔件os具有侧壁间隔件sw。半导体层sm在偏移间隔件os和侧壁间隔件sw下方具有延伸区域ex1，该延伸区域ex1是轻掺杂的n型杂质区域。半导体层sm的一部分上具有外延层ep。该外延层ep中具有扩散区域d1，该扩散区域d1是比延伸区域ex1更重掺杂的n型杂质区域。这些延伸区域ex1和扩散区域d1构成misfet1tr的源极区域或漏极区域。

类似于区域an，区域tan中具有阱区域dnw和阱区域pw。阱区域pw的表面上具有接地平面区域gp1，但是区域tan中不一定具有接地平面区域gp1。如上所述，由于从区域tan去除了绝缘层bx和半导体层sm，所以外延层ep形成为与包括接地平面区域gp1的阱区域pw直接接触。外延层ep中具有扩散区域d2，该扩散区域是p型杂质区域。因此，经由外延层ep和阱区域pw将供应给区域tan中的插塞pg的电压供应给区域an中的接地平面区域gp1。

接下来，将描述区域ap中的misfet2tr的结构。

在区域ap中，半导体衬底sb中具有n型阱区域nw。与绝缘层bx邻近的阱区域nw的表面上具有杂质浓度比阱区域nw高的n型接地平面区域gp2。接地平面区域gp2用作misfet2tr的背栅，并且misfet2tr的阈值电压由接地平面区域gp2的内部电势调节。

阱区域nw和接地平面区域gp2具有n型杂质，诸如引入其中的砷(as)。阱区域nw的杂质浓度为5×10¹⁷至5×10¹⁸/cm³，并且接地平面区域gp2的杂质浓度为约1×10¹⁸至2×10¹⁹/cm³。

区域ap中的半导体层sm上隔着栅极绝缘膜gf2具有栅电极g2。这里，栅极绝缘膜gf2包括由硅氧化物膜等制成的绝缘膜if1和形成在绝缘膜if1上的高介电常数膜hk1。高介电常数膜hk1具有比硅氧化物膜高的介电常数、用于调节misfet2tr的阈值并且包括上述第一金属和第二金属。因此，在本实施例中，栅极绝缘膜gf1和栅极绝缘膜gf2由相同的膜制成。

栅电极g2的侧表面上隔着偏移间隔件os具有侧壁间隔件sw。半导体层sm在偏移间隔件os和侧壁间隔件sw下方具有延伸区域ex2，该延伸区域ex2是轻掺杂的p型杂质区域。半导体层sm的一部分上具有外延层ep。该外延层ep中具有扩散区域d2，该扩散区域d2是比延伸区域ex2更重掺杂的p型杂质区域。这些延伸区域ex2和扩散区域d2构成misfet2tr的源极区域或漏极区域。

类似于区域ap，区域tap中具有阱区域nw。阱区域nw的表面上具有接地平面区域gp2，但是区域tap不一定具有接地平面区域gp2。如上所述，由于从区域tap去除了绝缘层bx和半导体层sm，所以外延层ep形成为与包括接地平面区域gp2的阱区域nw直接接触。外延层ep中具有扩散区域d1，该扩散区域d1是n型杂质区域。因此，经由外延层ep和阱区域nw将供应给区域tap中的插塞pg的电压供应给区域ap中的接地平面区域gp2。

区域an中的扩散区域d1和区域tap中的扩散区域d1是通过相同步骤形成的n型杂质区域，这将在后面描述。类似地，区域ap中的扩散区域d2和区域tan中的扩散区域d2是通过相同步骤形成的p型杂质区域。

栅电极g1、栅电极g2和外延层ep上具有由例如镍硅化物(nisi)或钴硅化物(cosi2)制成的硅化物层si，以减小它们与插塞pg之间的接触电阻。

区域an、区域ap、区域tan和区域tap中的主表面上具有层间绝缘膜il1，以覆盖misfet1tr和misfet2tr。作为层间绝缘膜il1，可以使用仅由硅氧化物膜构成的膜、通过在硅氮化物膜上堆叠厚硅氧化物膜而获得的膜等。层间绝缘膜il1中具有接触孔，并且多个插塞pg通过用主要由钨(w)等构成的导电膜填充接触孔而在层间绝缘膜il1中形成。插塞pg经由硅化物层si分别与栅电极g1、栅电极g2或外延层ep连接。

其中掩埋有插塞pg的层间绝缘膜il1上具有层间绝缘膜il2。层间绝缘膜il2中具有布线沟槽。通过用主要由例如铜构成的导电膜填充布线沟槽，层间绝缘膜il2中具有与插塞pg连接的布线m1。

<本实施例的半导体器件的主要特征>

misfet1tr和misfet2tr均为称为sotb(薄掩埋氧化物上硅(silicon-on-thin-buriedoxide))的全耗尽型晶体管，并且它们具有65nm或更小的栅极长度。为了抑制由于杂质变化引起的阈值变化，将成为沟道区域的半导体层sm不具有注入其中的阈值调节离子。这意味着将成为沟道区域的半导体层sm是其中没有引入n型或p型杂质的本征半导体层。即使半导体层sm中引入有p型杂质，杂质的浓度也为1×10¹³/cm³或更小。

这样的晶体管在低至约0.75v的电压被驱动，并且不仅使用施加到栅电极g1和栅电极g2上的电压而且还使用施加到阱区域pw和阱区域nw的电压来控制流过半导体层sm(沟道区域)中的每个的电流。简而言之，通过分别向栅电极g1和阱区域pw供应电压来驱动misfet1tr。通过分别向栅电极g2和阱区域nw供应电压来驱动misfet2tr。

在本实施例中，由于将成为沟道区域的半导体层sm是无掺杂的(dopantless)，所以misfet1tr的阈值电压主要由接地平面区域gp1中包含的杂质浓度和高介电常数膜hk1中包含的金属原子总数来确定。类似地，misfet2tr的阈值电压主要由接地平面区域gp2中包含的杂质浓度和高介电常数膜hk1中包含的金属原子总数来确定。

本发明人研究了高介电常数膜hk1中包含的金属的比例。下面将参考图2描述结果。

首先，本发明人研究了将铝(al)引入n型misfet1tr的高介电常数膜hk1中，但发现它过度地降低p型misfet2tr中的阈值电压。如上所述，可以通过接地平面区域gp2来实现将阈值电压调节到一定水平，但是因为接地平面区域gp2包括杂质区域所以该区域不适合于更精细地调节阈值电压。阈值电压的精细调节理想地由高介电常数膜hk1中的金属执行，但是本发明人的研究表明铝对于p型misfet2tr而言不是最佳的。

因此，本发明人研究了不仅将铝而且还将铪(hf)引入高介电常数膜hk1中。另外将铪引入高介电常数膜hk1中使得能够将p型misfet2tr设计成具有适当的阈值电压。它略微降低了n型misfet1tr中的阈值电压，但这种降低在应用范围内。

本发明人的研究还表明，高介电常数膜hk1中的铝劣化了p型misfet2tr中的nbti(负偏压温度不稳定性(negativebiastemperatureinstability))。

图2示出由本发明人进行的实验的数据，更具体地，p型misfet2tr的nbti的劣化量取决于高介电常数膜hk1中包含的第一金属(hf)和第二金属(al)的比例。第一金属(hf)的原子数在第一金属和第二金属(hf+al)的原子总数中的百分比绘制在横坐标上，并且p型misfet2tr的nbti的劣化量作为相对值绘制在纵坐标上。具体来说，以纵坐标的1.0作为标准，大于1.0的值意味着nbti劣化量较大，并且在这种情况下misfet2tr具有劣化的可靠性，而小于1.0的值意味着nbti劣化量较小，并且在这种情况下misfet2tr具有改进的可靠性。

根据图2中清楚的是，随着高介电常数膜hk1中包含的第一金属(hf)的百分比增大并且高介电常数膜hk1中包含的第二金属(al)的百分比减小，nbti的劣化减少。特别地，清楚的是，当第一金属(hf)的原子数与第一金属和第二金属(hf+al)的原子总数之比等于或大于75％时，nbti的劣化减少。

因此，期望使用具有以下组成的膜作为高介电常数膜hk1：hfxal(1-x)on(1>x≥0.75)或hfxal(1-x)o(1>x≥0.75)。换言之，期望调节为，在高介电常数膜hk1中，第一金属(hf)的原子数与第一金属和第二金属(hf+al)的原子总数之比等于或大于75％且小于100％。具有有着这种组成的膜作为高介电常数膜hk1的p型misfet2tr能够具有改进的nbti。在本实施例的半导体器件中，n型misfet1tr和p型misfet2tr能够分别具有最合适设计的阈值电压，并且同时，p型misfet2tr能够具有改进的可靠性。

<本实施例的半导体器件的制造方法>

下面将参考图3至图11描述制造本实施例的半导体器件的方法。

图3示出所谓的soi衬底，其具有用作支撑衬底的半导体衬底sb、形成在半导体衬底sb上的绝缘层bx以及形成在绝缘层bx上的半导体层sm。

半导体衬底sb由具有优选为约1至10ωcm的具体电阻率的单晶硅制成。它由例如p型单晶硅制成。绝缘层bx由例如硅氧化物制成，并且绝缘层bx的厚度为例如约10至20nm。半导体层sm由具有优选为约1至10ωcm的具体电阻率的单晶硅制成，并且半导体层sm的厚度为例如约10至20nm。半导体层sm不具有通过离子注入等引入其中的n型或p型杂质。因此，它是本征半导体层。即使半导体层sm中引入有p型杂质，杂质的浓度也为1×10¹³/cm³或更小。

以下是提供这种soi衬底的步骤的一个示例。soi衬底可以例如通过simox(注氧分离)方法生产。在simox方法中，氧(o2)以高能离子注入由硅(si)制成的半导体衬底中，并且硅和氧通过随后的热处理而键合，以在比半导体衬底的表面稍深的位置处形成由硅氧化物制成的绝缘层bx。在这种情况下，保留在绝缘层bx上的薄硅膜成为半导体层sm，并且绝缘层bx下方的半导体衬底成为半导体衬底sb。也可以通过层压方法形成soi衬底。在层压方法中，例如，在将由硅制成的第一半导体衬底的表面氧化成绝缘层bx之后，将由硅制成的第二半导体衬底在高温下与所得到的第一半导体衬底接触接合，并且因此将它们层压。然后，将第二半导体衬底制成薄膜。在这种情况下，保留在绝缘层bx上的第二半导体基板的薄膜成为半导体层sm，并且绝缘层bx下方的第一半导体衬底成为半导体衬底sb。另一种方法，例如智能切割工艺也可以用于生产soi衬底。

接下来，形成穿透半导体层sm和绝缘层bx并到达半导体衬底sb的沟槽，并且然后，用绝缘膜填充沟槽，以形成元件隔离部sti。区域an、区域ap、区域tan和区域tap通过元件隔离部sti彼此分离。

接下来，通过光刻和离子注入，在区域an和区域tan中的半导体衬底sb中形成n型阱区域dnw，在阱区域dnw中形成p型阱区域pw，并且在阱区域pw中形成p型接地平面区域gp1。

接下来，通过光刻和离子注入，在区域ap和tap中的半导体衬底sb中形成n型阱区域nw，并且在阱区域nw中形成n型接地平面区域gp2。

接下来，通过光刻和干蚀刻，选择性地去除区域tan和tap中的半导体层sm，以暴露区域tan和区域tap中的绝缘层bx。

接下来，如图4所示，例如通过热氧化在区域an和区域ap中的半导体层sm上形成由例如硅氧化物膜制成的绝缘膜if1。绝缘膜if1的厚度为约2至3nm。该绝缘膜if1稍后将成为misfet1tr的栅极绝缘膜gf1的一部分和misfet2tr的栅极绝缘膜gf2的一部分。

接下来，如果需要，可以例如在含氮氛围中在绝缘膜if1上进行等离子体处理。通过该等离子体处理使绝缘膜if1的表面氮化。这意味着，引入绝缘膜if1就厚度而言的上半部分的氮浓度变得高于引入绝缘膜if1就厚度而言的下半部分的氮浓度。换言之，绝缘膜if1的下部是硅氧化物膜，并且绝缘膜if1的上部变成硅氮氧化物膜。

通过进行这样的等离子体处理可以获得以下优点。例如，栅电极g1和g2将在随后的步骤中形成，但是栅电极g1和g2中的杂质会在形成这些栅电极之后执行的制造步骤中通过热处理扩散到半导体层sm中。通过进行上述等离子体处理以使绝缘膜if1的表面氮化，例如，能够防止引入栅电极g2的诸如硼(b)的p型杂质从栅电极g2向半导体层sm扩散。另外，由于由硅氧化物膜制成的绝缘膜if1的表面被氮化，所以栅极绝缘膜gf1和栅极绝缘膜gf2能够具有改进的介电常数。

在本实施例中，通过进行上述等离子体处理获得的高介电常数膜hk1具有以下组成：hfxal(1-x)on(1>x≥0.75)，并且在不进行上述等离子体处理的情况下获得的高介电常数膜hk1具有以下组成：hfxal(1-x)o(1>x≥0.75)，这将在后面描述。

接下来，如图5所示，通过溅射，在区域an、区域ap、区域tan和区域tap中沉积金属膜mt1。由此，在区域an和区域ap中的绝缘膜if1上形成金属膜mt1。这意味着构成金属膜mt1的材料被添加(提供)到区域an和区域ap中的每个中的绝缘膜if1。本实施例中的金属膜mt1包含第一金属(hf)和第二金属(al)，并且具有约3nm的厚度。例如，通过在溅射设备中的第一腔室中沉积铪(hf)来形成金属膜mt1。然后，在同一溅射设备中的第二腔室中沉积铝(al)。可以以任何顺序沉积铪和铝。第一金属(hf)的原子数与第一金属和第二金属(hf+al)的原子总数之比等于或大于75％且小于100％。

接下来，通过在例如约700℃对金属膜mt1进行热处理，使绝缘膜if1和金属膜mt1反应，以形成高介电常数膜hk1。在本实施例中，包含在绝缘膜if1表面中的硅氧化物(sio2)与包含在金属膜mt1中的铪(hf)和铝(al)反应，以形成作为高介电常数膜hk1的hfxal(1-x)o膜。当在氮氛围中对绝缘膜if1进行等离子体处理时，绝缘膜if1的表面中包含的硅氮氧化物(sion)与金属膜mt1中包含的铪(hf)和铝(al)反应，以形成作为高介电常数薄膜hk1的hfxal(1-x)on膜。

也可以在不独立地进行这样的热处理步骤的情况下通过利用稍后描述的另一步骤中添加的热量而来引起绝缘膜if1和金属膜mt1之间的反应。

图6示出图5的制造步骤之后的制造步骤，并由此形成栅电极g1、栅电极g2、盖膜cp、栅极绝缘膜gf1和栅极绝缘膜gf2。

首先，例如通过cvd沉积例如多晶硅膜以覆盖区域an、区域ap、区域tan和区域tap，作为用于栅电极的导电膜。该cvd包括在约600至700℃的热处理。然后，通过光刻和离子注入将杂质引入这些区域的每一个中的导电膜中。这里，将n型杂质引入区域an和区域tan中的导电膜中，而将p型杂质引入区域ap和区域tap中的导电膜中。

构成栅电极中的每个的导电膜不限于多晶硅膜，而是可以使用金属膜或多晶硅膜和金属膜的堆叠膜。

接下来，例如通过cvd在导电膜上沉积例如硅氮化物膜，作为用于栅电极上的盖膜的绝缘膜。该cvd包括在约600至700℃的热处理。

在没有独立地进行刚好在图6所示步骤之前描述的用于使绝缘膜if1和金属膜mt1反应的热处理步骤的情况下，也可以使用在图6所示的另一步骤中添加的热量。例如，通过利用在形成用于栅电极的导电膜或形成用于盖膜的绝缘膜期间施加的热处理使绝缘膜if1和金属膜mt1反应，也能够获得高介电常数膜hk1。可以通过在后面的步骤(诸如偏移间隔件os形成步骤、虚设侧壁间隔件dsw形成步骤、外延层ep形成步骤、侧壁间隔件sw形成步骤或形成扩散区d1和d2之后的活化处理)中进行的热处理引起绝缘膜if1和金属膜mt1之间的反应。这意味着，即使没有通过在形成用于栅电极的导电膜时或在形成用于盖膜的绝缘膜时进行的热处理来完成绝缘膜if1和金属膜mt1之间的反应，也可以通过在后面的每个步骤中进行的热处理来使绝缘膜if1和金属膜mt1反应。无论如何，在图9所示的硅化物层si形成步骤之后，绝缘膜if1和金属膜mti之间的反应已经完成，并且hfxal(1-x)on膜或hfxal(1-x)o膜作为高介电常数膜hk1存在。

接下来，使用光刻和干蚀刻来图案化绝缘膜和导电膜。如图6所示，通过该图案化，在区域an中形成栅电极g1并且在区域ap中形成栅电极g2。另外，在每个栅电极上形成盖膜cp。然后，去除从每个栅电极暴露的高介电常数膜hk1(金属膜mt1)和绝缘膜if1，以将高介电常数膜hk1和绝缘膜if1留在区域an中的栅电极g1下方和区域ap中的栅电极g2下方。在去除高介电常数膜hk1(金属膜mt1)的步骤中，使用包含硝酸或硫酸的水溶液，并且在去除绝缘膜if1的步骤中，使用包含氢氟酸的水溶液。在去除绝缘膜if1的同时，还去除保留在区域tan和区域tap中的绝缘层bx。

通过上述步骤，在区域an中的栅电极g1下方形成包括高介电常数膜hk1和绝缘膜if1的栅极绝缘膜gf1，并且在区域ap中的栅电极g2下方形成包括高介电常数膜hk1和绝缘膜if1的栅极绝缘膜gf2。

图7示出形成偏移间隔件os、虚设侧壁间隔件dsw和外延层ep的步骤。

首先，例如通过cvd形成由例如硅氧化物膜制成的绝缘膜，以覆盖区域an、区域ap、区域tan和区域tap。该cvd包括在约600至700℃的热处理。然后，各向异性地蚀刻所得到的绝缘膜，以在栅电极g1和栅电极g2中的每个的侧表面上形成偏移间隔件os。此时，在区域tan和区域tap中，通过各向异性蚀刻去除用于偏移间隔件os的绝缘膜，并暴露半导体衬底sb。

接下来，例如通过cvd形成由例如硅氮化物膜制成的绝缘膜，以覆盖区域an、区域ap、区域tan和区域tap。该cvd包括在约600至700℃的热处理。然后，各向异性地蚀刻所得到的绝缘膜，以隔着偏移间隔件os在栅电极g1和栅电极g2中的每个的侧表面上形成虚设侧壁间隔件dsw。此时，通过各向异性蚀刻从区域tan和tap去除用于虚设侧壁间隔件dsw的绝缘膜，并暴露半导体衬底sb。

接下来，通过外延生长，在区域an和区域ap中的半导体衬底层sm以及区域tan和tap中的半导体衬底sb上形成由例如单晶硅(半导体层ep)制成的外延层ep。该外延生长包括在约650至750℃的热处理。半导体层ep的厚度为约20nm至40nm。由于栅电极g1和栅电极g2被盖膜cp覆盖，所以在栅电极g1和栅电极g2上没有形成外延层ep。

外延层ep和半导体层sm彼此集成在一起，因为它们由相同的材料制成。然而，在本实施例中，为了便于理解本发明，外延层ep用箭头示出，外延层ep和半导体层sm之间的边界用虚线示出。

图8示出去除虚设侧壁间隔件dsw和盖膜cp的步骤以及形成延伸区域ex1和ex2的步骤。

首先，在防止偏移间隔件os的平滑蚀刻的条件下进行蚀刻，并且因此从区域an和ap去除虚设侧壁间隔件dsw和盖膜cp。虚设侧壁间隔件dsw和盖绝缘膜cp由相同的材料制成，使得它们可以同时被去除。这使得能够简化制造步骤，因为不需要添加掩模。

接下来，使用光刻和离子注入在区域an中在栅电极g1两侧的半导体层sm和外延层ep中形成n型延伸区域(杂质区域)ex1，并且在区域ap中在栅电极g2两侧的半导体层sm和外延层ep中形成p型延伸区域(杂质区域)ex2。延伸区域ex1构成misfet1tr的源极区域或漏极区域的一部分，而延伸区域ex2构成misfet2tr的源极区域或漏极区域的一部分。

延伸区域ex1还形成在区域tap中的外延层ep的表面上，并且延伸区域ex2还形成在区域tan中的外延层ep的表面上。然而，并不总是需要分别在区域tap和区域tan中形成延伸区域ex1和延伸区域ex2。

图9示出形成侧壁间隔件sw、扩散区域d1和d2以及硅化物层si的步骤。

首先，例如通过cvd形成由例如硅氮化物膜制成的绝缘膜，以覆盖区域an、区域ap、区域tan和区域tap。该cvd包括在600至700℃的热处理。然后，各向异性地蚀刻所得到的绝缘膜，以隔着偏移间隔件os在栅电极g1和栅电极g2中的每个的侧表面上形成侧壁间隔件sw。

接下来，通过光刻和离子注入，在区域an中的外延层ep和半导体层sm中以及在区域tap中的外延层ep中形成n型扩散区域(杂质区域)d1；并且在区域ap中的外延层ep和半导体层sm中以及在区域tan中的外延层ep中形成p型扩散区域(杂质区域)d2。

在区域an中，n型扩散区域d1具有比延伸区域ex1高的杂质浓度，与延伸区域ex1连接，并且构成misfet1tr的源极区域或漏极区域的一部分。

在区域ap中，p型扩散区域d2具有比延伸区域ex2高的杂质浓度，与延伸区域ex2连接，并且构成misfet2tr的源极区域或漏极区域的一部分。

然后，半导体衬底sb在大约1050℃进行热处理，目的是激活包含在延伸区域ex1和ex2以及扩散区域d1和d2中的杂质。

接下来，通过自对准硅化物(salicide)技术在扩散区域d1、扩散区域d2、栅电极g1和栅电极g2中的每个的上表面上形成低电阻硅化物层si。

具体而言，可以如下形成硅化物层si。首先，形成用于形成硅化物层si的金属膜以覆盖区域an、区域ap、区域tan和区域tap。该金属膜由例如钴、镍或镍铂合金制成。接下来，在约600至700℃对半导体衬底sb进行热处理，以引起金属膜与扩散区域d1、扩散区域d2、栅电极g1和栅电极g2之间的反应。结果，硅化物层si形成在扩散区域d1、扩散区域d2、栅电极g1和栅电极g2中的每个的上表面上。然后，去除未反应的金属膜的部分。

通过上述步骤，misfet1tr形成在区域an中，并且misfet2tr形成在区域ap中。

在图9所示的制造步骤之后，形成层间绝缘膜il1和il2、插塞pg和布线m1，并且作为结果，完成图1所示的半导体器件的制造。

首先，形成层间绝缘膜il1以覆盖区域an、区域ap、区域tan和区域tap。作为层间绝缘膜il1，可以使用仅由硅氧化物膜构成的膜或通过形成硅氮化物膜并且然后在其上形成厚硅氧化物膜而获得的堆叠膜。在形成层间绝缘膜il1之后，可以根据需要通过cmp(化学机械抛光)来抛光层间绝缘膜il1的上表面。

接下来，通过光刻和干蚀刻，在层间绝缘膜il1中形成接触孔，并且然后通过用主要由钨(w)等构成的导电膜填充接触孔，在层间绝缘膜il1中形成多个插塞pg。形成在每个区域中的插塞pg经由硅化物层si与扩散区域d1和d2连接。尽管栅电极g1和g2也与插塞pg连接，但是在本实施例中省略该连接的图示。

接下来，在其中掩埋有插塞pg的层间绝缘膜il1上形成层间绝缘膜il2。然后，在层间绝缘膜il2中形成布线沟槽之后，用主要由例如铜构成的导电膜填充布线沟槽，以在层间绝缘膜il2中形成与插塞pg连接的布线m1。该布线m1的结构是所谓的“镶嵌”布线结构。

然后，通过双镶嵌方法等形成第二布线和更高的布线，但是本文省略对它们的描述和图示。布线m1和布线m1之上的布线的结构不限于镶嵌布线结构，并且可以通过图案化导电膜来形成。例如，可以使用钨布线或铝布线。

因此，制造了本实施例的半导体器件。

(第二实施例)

下面将参考图10至图12描述根据第二实施例的半导体器件及其制造方法。在下面的描述中，将主要描述与第一实施例的不同之处。

第一实施例使用同一高介电常数膜hk1作为栅极绝缘膜gf1的一部分和栅极绝缘膜gf2的一部分。另一方面，第二实施例使用高介电常数膜hk2作为栅极绝缘膜gf1的一部分，并且使用由与高介电常数膜hk2的材料不同的材料制成的高介电常数膜hk3作为栅极绝缘膜gf2的一部分。

图10示出第一实施例的图4的制造步骤之后的制造步骤。在完成图4的制造步骤时，在区域an和区域ap中，半导体层sm上具有绝缘膜if1。另外，如果需要，在氮氛围中对绝缘膜if1的表面进行等离子体处理。

然后，如图10所示，形成由例如光致抗蚀剂膜制成的掩模图案pr1，以暴露区域an和区域tan并覆盖区域ap和区域tap。掩模图案pr1不限于光致抗蚀剂膜，也可以是经图案化的绝缘膜，诸如硅氮化物膜。

接下来，以掩模图案pr1作为掩模，通过溅射在区域an和区域tan中沉积由例如铝(al)制成的金属膜mt2。因此，金属膜mt2形成在区域an中的绝缘膜if1上。这意味着，将构成金属膜mt2的铝添加(供应)到位于区域an中的绝缘膜if1。金属膜mt2的厚度约为3nm。然后，通过诸如灰化的蚀刻处理来去除掩模图案pr1。

接下来，如图11所示，形成由例如光致抗蚀剂膜制成的掩模图案pr2，以暴露区域ap和区域tap并覆盖区域an和区域tan。掩模图案pr2不限于光致抗蚀剂膜，也可以是经图案化的绝缘膜，诸如硅氮化物膜。

接下来，以掩模图案pr2作为掩模，通过溅射在区域ap和区域tap中将由例如铪(hf)制成的金属膜mt3沉积为与金属膜mt2不同的金属膜。因此，金属膜mt3形成在区域ap中的绝缘膜if1上。这意味着，将构成金属膜mt3的铪添加(供应)到位于区域ap中的绝缘膜if1。金属膜mt3的厚度约为3nm。然后，通过诸如灰化的蚀刻处理来去除掩模图案pr2。

图10和图11所示的制造步骤的顺序可以颠倒。这意味着，可以在区域ap中形成金属膜mt3之后，在区域an中形成金属膜mt2。

接下来，如图12所示，分别通过与第一实施例类似的方法形成栅电极g1、栅电极g2、盖膜cp、栅极绝缘膜gf1和栅极绝缘膜gf2。作为结果，在区域an中的栅电极g1下方形成包括高介电常数膜hk2和绝缘膜if1的栅极绝缘膜gf1，并且在区域ap中的栅电极g2下方形成包括高介电常数膜hk3和绝缘膜if1的栅极绝缘膜gf2。

具体而言，如在第一实施例中，通过对金属膜mt2和金属膜mt3进行热处理，区域an中的金属膜mt2和绝缘膜if1反应以形成高介电常数膜hk2，并且区域ap中的金属膜mt3和绝缘膜if1反应以形成高介电常数膜hk3。在第二实施例中，高介电常数膜hk2是alo2膜或alon膜，而高介电常数膜hk3是hfo2膜或hfon膜。

如在第一实施例中，也能够利用应用于另一步骤(诸如形成栅电极g1和g2的步骤或形成盖膜cp的步骤)的热处理，而不独立地进行上述热处理步骤。

随后的制造步骤类似于第一实施例中图7及其后的附图中描述的那些步骤。

因此，在第二实施例中，misfet1tr的栅极绝缘膜gf1包含铝(al)但不包含铪(hf)。misfet2tr的栅极绝缘膜gf2包含铪(hf)但不包含铝(al)。根据第二实施例的半导体器件，与第一实施例的半导体器件相比，能够防止由于铪导致的n型misfet1tr的阈值电压的降低，同时能够防止由于铝导致的p型misfet2tr的阈值电压的降低和nbti的劣化。

已经基于一些实施例具体描述了由本发明人做出的发明。毋庸置疑，本发明不限于上述实施例或不通过上述实施例受限，而是可以在不脱离本发明的主旨的情况下以各种方式进行修改。

另外，接下来将描述在以上实施例中描述的细节。

[附加说明1]

一种半导体器件，装备有第一区域和第二区域，在所述第一区域中要形成具有第一导电类型的第一misfet，并且在所述第二区域中要形成具有与所述第一导电类型相反的第二导电类型的第二misfet，所述半导体器件包括：绝缘层，形成在所述第一区域和所述第二区域中的半导体衬底上；半导体层，形成在所述绝缘层上；第一绝缘膜，形成在所述半导体层上；第一高介电常数膜，形成在位于所述第一区域的第一绝缘膜上，并且包含第一金属；第二高介电常数膜，形成于位于所述第二区域的第一绝缘膜上，并且包含与所述第一金属不同的第二金属；所述第一misfet的第一栅电极，形成在所述第一高介电常数膜上；以及所述第二misfet的第二栅电极，形成在所述第二高介电常数膜上；其中，所述第一高介电常数膜是不包含所述第二金属的膜；其中，所述第二高介电常数膜是不包含所述第一金属的膜；其中，所述第一misfet的第一栅极绝缘膜包含在所述第一区域中的所述第一绝缘膜和所述第一高介电常数膜；并且其中，所述第二misfet的第二栅极绝缘膜包含在所述第二区域中的所述第一绝缘膜和所述第二高介电常数膜。

[附加说明2]

在附加说明1中描述的半导体器件中，所述第一导电类型是p型，所述第二导电类型是n型，所述第一金属是hf，所述第二金属是铝，所述第一高介电常数膜是包含hf和o的膜，并且所述第二高介电常数膜是包含al和o的膜。

[附加说明3]

在附加说明2中描述的半导体器件中，所述第一区域中的半导体衬底具有n型第一阱区域，所述第一阱区域在所述第一阱区域中与所述绝缘层邻近的位置处具有杂质浓度比所述第一阱区域高的n型第一杂质区域，所述第一misfet的阈值电压由所述第一杂质区域中的杂质浓度和所述第一高介电常数膜中的第一金属确定，所述第二区域中的半导体衬底中具有p型第二阱区域，所述第二阱区域在所述第二阱区域中与所述绝缘层邻近的位置处具有杂质浓度比所述第二阱区域高的p型第二杂质区域，并且所述第二misfet的阈值电压由所述第二杂质区域中的杂质浓度和所述第二高介电常数膜中的第二金属确定。

[附加说明4]

在附加说明3中描述的半导体器件中，所述第一杂质区域的杂质浓度为1×10¹⁸至2×10¹⁹/cm³，并且所述第二杂质区域的杂质浓度为1×10¹⁸至2×10¹⁹/cm³。

[附加说明5]

在附加说明4中描述的半导体器件中，所述第一栅电极下方的半导体层和所述第二栅电极下方的半导体层均为本征半导体层或引入有1×10¹³/cm³或更少的p型杂质的半导体层。

[附加说明6]

在附加说明2中描述的半导体器件中，引入所述第一绝缘膜就厚度而言的上半部分的氮浓度高于引入所述第一绝缘膜就厚度而言的下半部分的氮浓度；所述第一高介电常数膜是包含hf、o和n的膜；并且所述第二高介电常数膜是包含al、o和n的膜。