具有高电阻晶片的半导体结构及高电阻晶片的接合方法与流程

本发明涉及一种具有高电阻晶片的半导体结构及其制作方法，尤其是涉及一种利用石英或玻璃构成的高电阻晶片来形成半导体结构的制作方法。

背景技术：

在集成电路制作工艺方面，硅覆绝缘基底越来越受到重视，特别是在射频电路的应用方面，射频硅覆绝缘基底(rf-soi)的应用越来越广泛，已经有逐步取代传统的外延硅的趋势。

目前，硅覆绝缘基底搭配射频技术主要应用于智能型手机、wi-fi等无线通讯领域，3g/4g手机用的射频器件，目前大部分已经从传统的化合物半导体升级到射频硅覆绝缘基底技术。

硅覆绝缘基底是指在硅基底上形成绝缘体的意思，原理就是在硅基底内，加入绝缘体物质，以进行阻抗值的调整，达到射频元件特性的提升。现今手机将步入5g的世代，射频硅覆绝缘基底的电阻值需要更加提升，然而目前制作射频硅覆绝缘基底，在提升电阻值方面遭受瓶颈。

技术实现要素：

有鉴于此，本发明提供了一种具有高电阻晶片的半导体结构，来取代传统的射频硅覆绝缘基底。

根据本发明的第一优选实施例，一种具有高电阻晶片的半导体结构，包含一元件晶片，元件晶片包含一正面和一背面，一半导体元件设置于正面，一层间介电层覆盖正面，一高电阻晶片由一绝缘材料组成以及一介电层包覆高电阻晶片，其中介电层接触层间介电层。

根据本发明的第二优选实施例，一种具有高电阻晶片的半导体结构，包含一元件晶片，包含一正面和一背面，一半导体元件设置于正面，一层间介电层覆盖正面，一金属内连线设置于层间介电层内，一高电阻晶片由一绝缘材料组成，一介电层包覆高电阻晶片，其中介电层接触层间介电层以及一导电垫设置于背面，其中导电垫电连接金属内连线。

根据本发明的第三优选实施例，一种高电阻晶片的接合方法，包含首先提供一元件晶片和一高电阻晶片，其中元件晶片包含一第一正面，该高电阻晶片包含一第二正面，该高电阻晶片由一绝缘材料组成，一层间介电层覆盖该第一正面，接着形成一介电层接触并包覆高电阻晶片，然后形成一导电层包覆介电层，之后移除位于第二正面上的导电层并且曝露出位于第二正面上的介电层，接续进行一接合步骤，将该第二正面上的该介电层和该层间介电层接合，最后在接合步骤之后，完全移除导电层。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1至图8为本发明的一优选实施例所绘示的一种高电阻晶片的接合方法的示意图；

图9为本发明的高电阻晶片的接合方法的流程图。

主要元件符号说明

10元件晶片12高电阻晶片

14第一正面16第一背面

18第二正面20第二背面

22导电硅层24氧化硅层

26硅基底28半导体元件

30栅极结构32a源极/漏极掺杂区

32b源极/漏极掺杂区34浅沟槽绝缘

36层间介电层38金属内连线

38a金属层38b金属层

40a导电插塞40b导电插塞

42介电层44导电层

48a导电垫48b导电垫

50保护层52导电凸块

100步骤200步骤

300步骤400步骤

500步骤600步骤

700步骤800步骤

900步骤

具体实施方式

图1至图8为根据本发明的一优选实施例所绘示的一种高电阻晶片的接合方法。图9绘示的是本发明的高电阻晶片的接合方法的流程图。如图1和图9所示，首先进行步骤100，提供一元件晶片10和一高电阻晶片12，元件晶片10包含一第一正面14和一第一背面16，第一正面14和第一背面16相对，高电阻晶片12包含一第二正面18和一第二背面20，第二正面18和第二背面20相对，值得注意的是：高电阻晶片12由一绝缘材料组成，换句话说高电阻晶片12只含有前述的绝缘材料，根据本发明的优选实施例，绝缘材料可以为玻璃、石英或氮化硅等绝缘材料，此外，高电阻晶片12的电阻率较佳大于10⁹欧姆·米(公尺)，也就是说绝缘材料需采用电阻率大于10⁹欧姆·米的材料，再者绝缘材料的热膨胀系数较佳和硅相近。补充说明的是：一般在半导体领域所使用的晶片其电阻在30至200欧姆·米之间，也就是说会小于200欧姆·米，而本发明的高电阻晶片12的电阻率较佳大于10⁹欧姆·米，因此相较于一般所使用的晶片，本发明的晶片则可定义为高电阻。

请继续参阅图1，元件晶片10包含一导电硅层22、一氧化硅层24和一硅基底26，氧化硅层24位于导电硅层22和硅基底26之间，值得注意的是硅基底26较佳为一般的多晶硅，其电阻率较佳小于30欧姆·米。元件晶片10的制作方式可以为在硅基底26内以离子注入制作工艺形成氧化硅层24，之后再以另一离子注入制作工艺形成导电硅层22。在此步骤100中，导电硅层22的上表面作为第一正面14，硅基底26的下表面作为第一背面16。此外，一半导体元件28，例如一晶体管设置于第一正面14，晶体管包含一栅极结构30设置于第一正面14，在栅极结构30两侧的导电硅层22中分别设置源极/漏极掺杂区32a/32b，在晶体管周围的导电硅层22中设置有浅沟槽绝缘34。一层间介电层36覆盖并接触元件晶片10的第一正面14，一金属内连线38设置于层间介电层36内，金属内连线38由多个金属层组成，例如金属层38a/38b，在源极/漏极掺杂区32a/32b上各自设置有导电插塞40a/40b，导电插塞40a接触金属层38a，导电插塞40b接触金属层38b。

如图2和图9所示，进行步骤200，形成一介电层42接触并包覆高电阻晶片12，介电层42包含氧化硅，根据本发明的优选实施例，介电层42仅由氧化硅构成。接着进行步骤300，形成一导电层44包覆并接触介电层42，导电层44可以为多晶硅、金属或是合金，若导电层44为多晶硅，需在高电阻晶片12的第二背面20上的多晶硅上注入掺质，例如砷、硼或磷等，使得多晶硅可以导电。可作为导电层44的金属包含钛(ti)、钽(ta)、铝(al)、钨(w)或铜(cu)等，可作为导电层44的合金包含氮化钛(tin)、碳化钛(tic)、氮化钽(tan)或钛钨(ti/w)等，介电层42和导电层44的形成方式可以在一炉管中各别利用沉积方式进行。当本发明的高电阻晶片12使用玻璃或石英作为材料时，高电阻晶片12就是透明的，因此在制作工艺中无法被传统半导体机台检测到，导致后续无法定位晶片的位置，因此本发明特意在高电阻晶片12四周形成介电层42和导电层44使得高电阻晶片12变得不透明，让机台能够定位高电阻晶片12，此外，在高电阻晶片12外围包覆导电层44的目的在于让机台内的晶片载台可以用静电的方式吸附住在高电阻晶片12第二背面20上的导电层44，使得高电阻晶片12可以固定在晶片载台上，而介电层42作为高电阻晶片12和导电层44之间的缓冲层，因为就贴附性而言，导电层44对于玻璃或石英的贴附性较差，而对介电层42的贴附性较好，因此先以介电层42附着高电阻晶片12之后，再让导电层44附着在介电层42上。

如图3和图9所示，进行步骤400，移除位于第二正面18上的导电层44并且曝露出位于第二正面18上的介电层42，移除导电层44的方式可以使用干蚀刻。如图4和图9所示，进行步骤500，进行接合步骤，将第二正面18上的介电层42和层间介电层36接合，由此将元件晶片10和高电阻晶片12接合在一起，接合步骤较佳在300℃左右进行。如图5和图9所示，进行步骤600，将元件晶片10中的硅基底26完全移除使得氧化硅层24曝露出来，此时氧化硅层24的底部作为元件晶片10的第一背面16，导电硅层22的上表面依然为第一正面14。硅基底26的移除方式包含利用化学机械研磨或湿蚀刻，并且以氧化硅层24的底部作为停止层。

如图6和图9所示，进行步骤700，完全移除导电层44，移除导电层44的方式可以为湿蚀刻，由于元件晶片10上会预留边缘区(图未示)，在边缘区上不会设置半导体元件28和金属内连线38，因此在本发明即使采用湿蚀刻，蚀刻液只会接触到边缘区并不会损坏有元件的部分。如图7和图9所示，进行步骤800，在氧化硅层24的背面，也就是元件晶片10的第二背面16上形成至少一导电垫，在图7中以二个导电垫48a/48b为例，各个导电垫48a/48b各自通过穿孔插塞50a/50b电连接位于层间介电层36内的金属内连线38，又因为金属层38a接触导电插塞40a，金属层38b接触导电插塞40b，所以二个导电垫48a/48b分别通过金属内连线38和源极/漏极掺杂区32a/32b电连接。然后进行步骤900，形成一保护层50覆盖导电垫48a/48b，接着在保护层50上形成二开口分别曝露出导电垫48a/48b，如图8和图9所示，形成导电凸块52接触导电垫48a/48b，导电垫48a/48b和导电凸块52的材料可以各自为钛(ti)、钽(ta)、铝(al)、钨(w)或铜(cu)等。至此本发明的具有高电阻晶片的半导体结构54已经完成。

如图8所示，本发明的一种具有高电阻晶片的半导体结构54，包含一元件晶片10，元件晶片10包含一导电硅层22和一氧化硅层24，元件晶片10具有第一正面14和第一背面16，详细来说氧化硅层24的底部作为第一背面16，导电硅层22的上表面作为第一正面14。一半导体元件28，例如一晶体管设置于第一正面14，晶体管包含一栅极结构30和二源极/漏极掺杂区32a/32b，源极/漏极掺杂区32a/32b分别位于栅极结构30两侧的导电硅层22中，一层间介电层36覆盖第一正面14以及半导体元件28。此外具有高电阻晶片的半导体结构54另包含一高电阻晶片12，高电阻晶片12由一绝缘材料组成，绝缘材料可以为玻璃、石英或氮化硅等绝缘材料，此外，高电阻晶片12的电阻率大于10⁹欧姆·米，也就是说绝缘材料需采用电阻率大于10⁹欧姆·米的材料。一介电层42包覆并接触高电阻晶片12，此外介电层42接触层间介电层36，介电层42和层间介电层36位于高电阻晶片12和元件晶片10之间。介电层42包含氧化硅，此外一金属内连线38设置于层间介电层36内，金属内连线38包含多个金属层，例如金属层38a/38b，源极/漏极掺杂区32a/32b上各自设有一导电插塞40a/40b接触金属层38a/38b。至少一导电垫，例如导电垫48a/48b设置于层间介电层36上并且位于元件晶片10的第一背面16上，第一背面16接触导电垫48a/48b，二穿孔插塞50a/50b穿透元件晶片10并且延伸至层间介电层36内以接触金属层38a/38b，穿孔插塞50a/50b各自接触导电垫48a/48b，使得导电垫48a/48b电连接金属内连线38，二个导电垫48a/48b分别通过金属内连线38和源极/漏极掺杂区32a/32b电连接。

本发明的高电阻晶片的电阻率较佳大于10⁹欧姆·米，而目前市面上常用的射频硅覆绝缘基底的电阻率不大于200欧姆·米，因此本发明的具有高电阻晶片的半导体结构能提供射频元件更佳的效率。此外，传统的射频硅覆绝缘基底中的硅基底需要较高的电阻率，例如电阻率在30至200欧姆·米之间的硅基底，才能提供射频好的效率，但较高的电阻率的硅基底很难制作且成本高。而采用本发明的方法，使用一般电阻率的硅基底，搭配用玻璃、石英或氮化硅作为晶片，来提升电阻率，以本发明来说不仅材料容易取得，并且制作简单又能够提供比传统的射频硅覆绝缘基底更高的电阻率。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。