高频三极管及其制作方法与流程

本发明涉及半导体技术领域，尤其是一种高频三极管及其制作方法。

背景技术：

高频三极管区别于普通三极管的特征主要是其晶体管特征尺寸小、击穿电压低、特征频率极高，制作工艺难度大。一般，所述高频三极管应用在甚高频(veryhighfrequency,vhf)、特高频(ultrahighfrequency,uhf)、有线电视网(communityantennatelevision,catv)、无线遥控、射频模块等高频宽带低噪声放大器上，这些使用场合大都用在低电压、小信号、小电流、低噪声条件下。

请参阅图1，传统高频三极管包括p型衬底1’、在所述衬底1’上表面成的n-型外延层2’、在所述衬底1’中形成的n+型掩埋层3’、在所述外延层2’内形成并延伸至所述掩埋层3’中的集电极磷桥4’、贯穿所述外延层2’及掩埋层3’并延伸至所述衬底1’中的两个隔离沟槽5’、在所述外延层2’的表面形成的基区6’、在所述基区6’两侧的外基区7’、在所述基区6’的表面的发射区8’、在所述外延层2’表面的场氧化层9’、在所述外延层2’表面且连接所述基区6’的第一侧墙10’和第二侧墙11’、在所述外延层2’表面且连接所述发射区8’的发射极多晶硅12’、在所述外延层2’表面且连接所述外基区7’的基极多晶硅13’、连接所述发射极多晶硅12’的发射极14’、连接所述基极多晶硅13’的基极15’、连接所述集电极磷桥4’的集电极16’。

传统高频三极管结构较为复杂，在制作所述传统高频三极管的过程中，不仅需要制作所述场氧化层9’以便于形成所述外基区7’，同时还需要采用双层隔离侧墙刻蚀工艺形成所述第一侧墙10’和所述第二侧墙11’，而为了降低集电极电阻，还需要采用埋层工艺制作连接所述集电极磷桥4’的所述掩埋层3’，从而导致制作工艺难度大，并且成本高。此外，传统高频三极管的集电极、发射极、基极之间的间距较大，结构不够紧凑，集成度不高，电流能力偏弱。

技术实现要素：

本发明要解决的技术问题是提供一种结构紧凑、制作难度较低的高频三极管。

为解决上述技术问题，本发明采用下述技术方案：该高频三极管，包括：

第一导电类型的衬底；

位于所述衬底的上表面的第一导电类型的外延层，所述外延层内形成有第二导电类型的外基区和连接所述外基区的第二导电类型的基区，所述外基区中第二导电类型的杂质的掺杂浓度高于所述基区中第二导电类型的杂质的掺杂浓度；所述基区内还形成有第一导电类型的发射区；

位于所述外延层的上表面的多晶硅岛，所述多晶硅岛包括与所述外基区连接且掺杂第二导电类型的杂质的第一基极多晶硅；

位于所述外延层的上表面且厚度大于或等于所述多晶硅岛的高度的介质层，所述介质层内形成有贯穿所述介质层的接触孔，所述接触孔包括对应所述发射区的发射极接触孔，所述发射极接触孔内填充有掺杂第一导电类型的杂质的发射极多晶硅，所述发射极多晶硅的上表面覆盖有第二金属硅化物层；

位于所述介质层的上表面的基极和发射极，所述基极与所述多晶硅岛连接，所述发射极与所述发射极多晶硅连接；

位于所述衬底的下表面的集电极。

另外，本发明还提供所要求保护的高频三极管的制作方法，其包括以下步骤：

s01：提供第一导电类型的衬底，并在所述衬底的上表面生长第一导电类型的外延层；

s02：在所述外延层的上表面生长第一多晶硅层；

s03：向所述第一多晶硅层注入第二导电类型的杂质并在所述第一多晶硅层内形成多晶硅掺杂区；

s04：对所述第一多晶硅层进行局部贯穿刻蚀并形成位于所述外延层的上表面的多晶硅岛；

s05：高温热处理，使所述多晶硅掺杂区中的第二导电类型的杂质在所述第一多晶硅层中扩散并将所述第一多晶硅层转化为掺杂第二导电类型的杂质的第一基极多晶硅，同时所述第二导电类型的杂质扩散至所述外延层中并形成位于所述外延层内的第二导电类型的外基区；

s06：对所述外延层局部掺杂第二导电类型的杂质，形成位于所述外延层内且连接所述外基区的第二导电类型的基区，所述基区中第二导电类型的杂质的掺杂浓度低于所述外基区中第二导电类型的杂质的掺杂浓度；

s07：在所述外延层的上表面生长厚度大于或等于所述多晶硅岛的高度的介质层；

s08：刻蚀所述介质层并形成贯穿所述介质层的发射极接触孔，所述发射极接触孔对应所述基区；

s09：在所述发射极接触孔内填充掺杂高浓度的第一导电类型杂质的多晶硅，并形成位于所述发射极接触孔内的发射极多晶硅；

s10：在所述介质层的上表面生长第一金属层；

s11：采用快速热处理在所述发射极多晶硅的上表面形成第二金属硅化物层，并同时形成位于所述基区内的第一导电类型的发射区；

s12：在所述介质层的上表面形成与所述多晶硅岛连接的基极和与所述发射极多晶硅连接的发射极；

s13：在所述衬底的下表面生长集电极。

与现有技术相比，本发明具有下述有益效果：本发明所述高频三极管结构不仅具有超高的工作频率，而且具有更低的器件制作成本，更高的集成度，更强的电流能力。相比较传统的高频三极管，其省去了埋层工艺，省去了工艺极为复杂的双层隔离侧墙刻蚀工艺，省去了场氧化层，器件结构更为紧凑也省去了两侧的沟槽隔离结构，从而具有更低的制造难度，更低的生产成本。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为传统高频三极管的剖面结构示意图；

图2为本发明一实施例提供的高频三极管的剖面结构示意图；

图3是本发明一实施例提供的高频三极管的制作方法的流程示意图；

图4至图18是本发明一实施例提供的高频三极管的形成过程的剖面结构示意图。

附图标记说明：

3’：埋层；4’：集电极磷桥；5’：隔离沟槽；9’：场氧化层；10’：第一隔离侧墙；11’：第二隔离侧墙；13’：基极多晶硅；1’、10：衬底；2’、20：外延层；7’、21：外基区；6’、22：基区；8’、23：发射区；30：多晶硅岛；30a：第一多晶硅层；30b：第一金属氧化物层；30c：多晶硅掺杂区；31：第一基极多晶硅；40：介质层；41：接触孔；411：发射极接触孔；412：基极接触孔；42：第二多晶硅层；12’、421：发射极多晶硅；422：第二基极多晶硅；43：第一金属层；431：第二金属硅化物层；432：第三金属硅化物层；50：第二金属层；15’、51：基极；14’、52：发射极；16’、53：集电极。

具体实施方式

本发明主要针对传统的高频三极管结构较为复杂、制作难度高的问题提供一种解决方案。

为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参阅图2，一种高频三极管，其包括：

第一导电类型的衬底10；

位于所述衬底10的上表面的第一导电类型的外延层20，所述外延层20内形成有第二导电类型的外基区21和连接所述外基区21的第二导电类型的基区22，所述外基区21中第二导电类型的杂质的掺杂浓度高于所述基区22中第二导电类型的杂质的掺杂浓度；所述基区22内还形成有第一导电类型的发射区23；

位于所述外延层20的上表面的多晶硅岛30，所述多晶硅岛30包括与所述外基区21连接且掺杂第二导电类型的杂质的第一基极多晶硅31；

位于所述外延层20的上表面且厚度大于或等于所述多晶硅岛30的高度的介质层40，所述介质层40内形成有贯穿所述介质层40的接触孔41，所述接触孔41包括对应所述发射区23的发射极接触孔411，所述发射极接触孔411内填充有掺杂第一导电类型的杂质的发射极多晶硅421，所述发射极多晶硅421的上表面覆盖有第二金属硅化物层431；

位于所述介质层40的上表面的基极51和发射极52，所述基极51与所述多晶硅岛30连接，所述发射极52与所述发射极多晶硅421连接；

位于所述衬底10的下表面的集电极53。

本发明所述高频三极管中，所述发射极多晶硅421可以减小发射区23的表面复合速度，增大电流增益，还可以形成超浅发射结，提升三极管频率；所述外基区21与发射结下方的所述基区22连接，减小基区电阻；相比较于传统的高频三极管，本发明所述高频三极管的集电极53直接从所述衬底10的背面引出，省去了埋层及磷桥工艺，节省了工艺成本及芯片面积；本发明所述高频三极管中去掉了场氧化层，且连接所述外基区21的第一基极多晶硅31的尺寸更小，所述高频三极管的集成度更高，单位面积下器件的电流能力更强。

请参阅图3，一种高频三极管的制作方法，其包括如下步骤：

s01：提供第一导电类型的衬底10，并在所述衬底10的上表面生长第一导电类型的外延层20；

s02：在所述外延层20的上表面生长第一多晶硅层30a；

s03：向所述第一多晶硅层30a注入第二导电类型的杂质并在所述第一多晶硅层30a内形成多晶硅掺杂区30c；

s04：对所述第一多晶硅层30a进行局部贯穿刻蚀并形成位于所述外延层20的上表面的多晶硅岛30；

s05：高温热处理，使所述多晶硅掺杂区30c中的第二导电类型的杂质在所述第一多晶硅层30a中扩散并将所述第一多晶硅层30a转化为掺杂第二导电类型的杂质的第一基极多晶硅31，同时所述第二导电类型的杂质扩散至所述外延层20中并形成位于所述外延层20内的第二导电类型的外基区21；

s06：对所述外延层20局部掺杂第二导电类型的杂质，形成位于所述外延层20内且连接所述外基区21的第二导电类型的基区22，所述基区22中第二导电类型的杂质的掺杂浓度低于所述外基区21中第二导电类型的杂质的掺杂浓度；

s07：在所述外延层20的上表面生长厚度大于或等于所述多晶硅岛30的高度的介质层40；

s08：刻蚀所述介质层40并形成贯穿所述介质层40的发射极接触孔411，所述发射极接触孔411对应所述基区22；

s09：在所述发射极接触孔411内填充掺杂高浓度的第一导电类型杂质的多晶硅，并形成位于所述发射极接触孔内的发射极多晶硅421；

s10：在所述介质层的上表面生长第一金属层43；

s11：采用快速热处理在所述发射极多晶硅421的上表面形成第二金属硅化物层431，并同时形成位于所述基区21内的第一导电类型的发射区23；

s12：在所述介质层40的上表面形成与所述多晶硅岛30连接的基极51和与所述发射极多晶硅421连接的发射极52；

s13：在所述衬底10的下表面生长集电极53。

本发明所述高频三极管的制作方法中，采用多晶硅发射极技术，以及高掺杂多晶硅形成外基区的技术，保证所述高频三极管能够达到极高的频率；所述发射极接触孔411通过直接单独刻蚀形成，取代传统双层隔离侧墙刻蚀工艺，降低了器件的工艺难度和工艺成本。

下面参照附图，对所述高频三极管及其制作方法加以详细阐述。

为方便后面的描述，特在此说明：所述第一导电类型可以为n型，那么，所述第二导电类型为p型，反之，所述第一导电类型也可以为p型，相应的，所述第二导电类型为n型。在接下来的实施例中，均以所述第一导电类型为n型及所述第二导电类型为p型为例进行描述，但并不对此进行限定。

请参阅图4，执行步骤s01：提供衬底10。所述衬底10作为所述高频三极管的载体，主要起到支撑的作用。在本实施例中，所述衬底10为硅衬底，硅为最常见、低廉且性能稳定的半导体材料，其可有效降低成本并提升良率。在其他实施方式中，所述衬底10的材质还可以为碳化硅、锗或者锗硅等。

详细地，所述衬底10为第一导电类型。在本实施例中，所述第一导电类型为n型，因此所述衬底10为n型半导体。在其他实施例中，所述第一导电类型也可以为p型，因此，所述衬底10即为p型半导体。所述n型衬底10可以通过硅掺杂磷、砷、锑等元素形成，在此不作限定。

更详细地，所述衬底10为高掺杂的半导体。在本实施例中，所述n型衬底10为掺杂高浓度的n型杂质的n+衬底10。高掺杂的作用是降低所述衬底10的电阻，因为所述衬底10的下表面作为电极引出端，降低其电阻可以提高所述高频三极管的响应速度和电流能力，进而提升所述高频三极管的功率，增大其应用范围。优选地，所述n+衬底10的电阻率小于0.1ω·cm。

进一步，在所述衬底10的表面生长外延层20。具体在所述衬底10的上表面生长所述外延层20，所述外延层20为硅外延层。

详细地，所述外延层20为第一导电类型。在本实施例中，所述第一导电类型为n型，因此外延层20为n型半导体。在其他实施例中，所述第一导电类型也可以为p型，因此，所述外延层20即为p型半导体。所述n型外延层20可以通过硅掺杂磷、砷、锑等元素形成，在此不作限定。

更详细地，所述外延层20为轻掺杂的半导体。在本实施例中，所述n型外延层20为掺杂低浓度的n型杂质的n-外延层20。轻掺杂的目的是保证所述外延层20具有较大的电阻值以使得其可以承受较大的电压，从而提升所述高频三极管的击穿电压。优选地，所述外延层20的电阻率为0.5～10ω·cm。此外，还可以通过增大所述外延层20的厚度来提升所述外延层20承受电压的能力。优选地，所述外延层20的厚度为0.8～5μm。

具体地，采用外延方法在所述衬底10上表面生长所述外延层20。所述外延方法包括沉积工艺，所述沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。优选的，在本实施例中使用化学气相沉积在所述衬底10上形成所述外延层20。在其他具体实施方式中，还可以通过离子注入和/或扩散的方法在所述衬底10表面形成所述外延层20。

请参阅图5，执行步骤s02：在所述外延层20的上表面生长第一多晶硅层30a。所述第一多晶硅层30a由无掺杂的多晶硅组成。所述第一多晶硅层30a的厚度优选为200～500nm。

具体地，可以采用化学气相淀积法(chemicalvapordeposition，cvd)在所述外延层20的上表面沉积所述第一多晶硅层30a。

进一步，在所述第一多晶硅层30a的上表面生长第一金属硅化物层30b。所述第一金属硅化物层30b由金属硅化物组成，所述金属硅化物可以是硅化物，如硅化钛、硅化锆、硅化钽、硅化钨等中的至少一种。在本实施例中，所述金属硅化物为硅化钨。所述第一金属硅化物层30b的厚度优选为50～200nm。在本实施例中，所述第一金属硅化物层30b用于连接后续过程中形成的第一基极多晶硅31与第二基极多晶硅422，从而形成良好的欧姆接触，大幅度降低基极电阻。

具体地，可以采用化学气相淀积法在所述第一多晶硅层30a的上表面沉积所述第一金属硅化物层30b。

请参阅图6，执行步骤s03：在所述第一多晶硅层30a内形成掺杂高浓度的第二导电类型杂质的多晶硅掺杂区30c。在本实施例中，所述第二导电类型为p型，则所述第二导电类型杂质为p型杂质，其包括含硼、铟或镓等元素的物质。优选地，所述p型杂质为硼或者氟化硼。

具体地，采用注入的方式形成所述多晶硅掺杂区30c，且所述多晶硅掺杂区30c位于所述第一多晶硅层30a的表层。在所述第一金属硅化物层30b和所述第一多晶硅层30a的表面注入所述第二导电类型杂质。在注入过程中，注入的深度大于所述第一金属硅化物层30b的厚度，以保证所述第二导电类型杂质能穿透所述第一金属硅化物层30b，同时，注入的深度又小于所述第一金属硅化物层30b与所述第一多晶硅层30a厚度之和，避免所述第二导电类型杂质穿透所述第一多晶硅层30a，以在所述第一多晶硅层30a内形成所述多晶硅掺杂区30c。详细地，在注入过程中，优选注入剂量为1e15～1e16cm^-2，注入能量为30～180kev。

请参阅图7，执行步骤s04：局部穿透刻蚀所述第一金属硅化物层30b和所述第一多晶硅层30a，并形成位于所述外延层20的上表面的多晶硅岛30。可以理解，所述多晶硅岛30由未被刻蚀掉的第一金属硅化物层30b和第一多晶硅层30a组成，所述第一多晶硅层30a内包括所述多晶硅掺杂区30c。通常，在制作过程中会在同一晶圆上制作多个所述高频三极管，因此，在所述外延层20的上表面会形成多个所述多晶硅岛30。详细地，单个所述多晶硅岛30的尺寸优选为0.5～1.5um，多个所述多晶硅岛30之间的间距优选为0.5～1.0um。

具体地，形成所述多晶硅岛30包括如下步骤：首先在所述第一金属硅化物层30b的上表面铺设一层光刻胶层(图未示)，之后采用具有所述多晶硅岛30图形的掩膜版作为掩膜对所述光刻胶层进行曝光，再进行显影，在所述光刻胶层上形成与所述多晶硅岛30图形一致的窗口(图未示)；进一步，以所述光刻胶层作为掩膜，采用刻蚀的方式从所述光刻胶层的窗口对所述第一金属硅化物层30b和所述第一多晶硅层30a进行分步穿透刻蚀：第一步，刻蚀所述第一金属硅化物层30b；第二步，刻蚀所述第一多晶硅层30a。详细地，所述刻蚀的方法包括干法刻蚀和湿法刻蚀。在本实施例中，优选采用干法刻蚀的方法。所述干法刻蚀的刻蚀剂是等离子体，利用等离子体与被刻蚀物质反应，形成挥发性物质，或直接轰击被刻蚀物质使之被腐蚀，其能够实现各向异性刻蚀，从而便于确保所述多晶硅岛30的形状和尺寸的精度，同时在刻蚀过程中，通过精确控制刻蚀量，可以保证在所述窗口对应的区域内所述第一多晶硅层30a被完全刻蚀，在局部暴露所述外延层20的同时尽量避免所述外延层20被刻蚀。另外，干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。制作出所述多晶硅岛30后，使用清洗液先去除所述光刻胶层。

请参阅图8，执行步骤s05：形成位于所述外延层20内的外基区21。详细地，所述外基区21为第二导电类型。在本实施例中，所述第二导电类型为p型，因此所述外基区21为p型半导体。更详细地，所述外基区21为高掺杂的半导体。通过设置高掺杂的所述外基区21可保证所述高频三极管能够达到极高的频率。

具体地，形成所述外基区21包括如下步骤：高温热处理激活所述多晶硅岛30中所述多晶硅掺杂区30c中的第二导电类型的杂质，使所述第二导电类型的杂质部分向所述多晶硅掺杂区30c以外的区域扩散，即所述第二导电类型的杂质扩散至所述第一多晶硅层30a并进一步扩散至所述外延层20中。在高温热处理过程中，首先所述第二导电类型的杂质在所述第一多晶硅层30a内扩散，并将所述第一多晶硅层30a完全转化为掺杂第二导电类型的杂质的第一基极多晶硅31，即高温热处理后，所述多晶硅岛30由所述第一基极多晶硅31和所述第一金属硅化物层30b构成。随着高温热处理的推进，所述第二导电类型的杂质进一步扩散进入所述外延层20中。由于所述多晶硅掺杂区30c中掺杂的第二导电类型的杂质的浓度高，在高温热处理的过程中，所述第二导电类型的杂质大量扩散至所述外延层20中，并使得所述外延层20局部反型成为所述外基区21。可以理解，所述外基区21与所述第一基极多晶硅31连接，且所述外基区21的横截面大于所述第一基极多晶硅31的横截面，即所述第一基极多晶硅31在垂直于所述衬底10的上表面的方向上的投影区域被包含在所述外基区21在垂直于所述衬底10的上表面的方向上的投影区域。

更具体地，所述高温热处理在炉管中进行。所述炉管的温度为800～950℃，所述高温热处理的时间为20～60min，在该范围内形成的所述外基区21的结深为0.1～0.5um。通常，外基区21的结深以不超过所述多晶硅岛30的间距的40％为宜。

请参阅图9，执行步骤s06：形成位于所述外延层20内的基区22。详细地，所述基区22为第二导电类型。在本实施例中，所述第二导电类型为p型，因此所述外基区21为p型半导体。更详细地，所述基区22与所述外基区21连接，且所述基区22中第二导电类型的杂质的掺杂浓度低于所述外基区21中第二导电类型的杂质的掺杂浓度。在本实施例中，所述第二导电类型为p型，则所述第二导电类型杂质为p型杂质，其包括含硼、铟或镓等元素的物质。优选地，所述p型杂质为氟化硼。

具体地，形成所述基区22包括如下步骤：从所述外延层20的上表面对所述外延层20进行局部掺杂第二导电类型的杂质。可以理解，所述外延层20上表面形成有所述多晶硅岛30，在对所述外延层20进行局部掺杂时，可通过所述多晶硅岛30之间局部暴露的外延层20的表面进行掺杂。所述掺杂的方式可以是扩散的方式，也可以是注入的方式，在本实施例中优选采用注入的方式。所述注入的方式具有纯度高，均匀度好，能精确控制注入剂量和深度，温度较低，不易发生热缺陷，能够利用光刻胶或金属作为掩膜进行选择性区域注入等多重优点。

更详细地，在注入过程中，优选注入剂量为1e13-5e13cm^-2，注入能量为10-50kev，注入结深在0.1um之内。

请参阅图10，执行步骤s07：生长介质层40。在本实施例中，所述介质层40的厚度大于所述多晶硅岛30的高度，且所述介质层40覆盖在所述外延层20的上表面和所述多晶硅岛30的上表面。在其他实施例中，所述介质层的厚度也可以设置为等于所述多晶硅岛30的高度，所述介质层40覆盖在所述外延层20的上表面。所述介质层40的作用在于对所述外延层20和所述多晶硅岛30进行隔离保护。详细地，所述介质层40为含硼的磷硅玻璃(bpsg)。在其他实施例中，所述介质层90可以是不含硼的磷硅玻璃(psg)，也可以是无掺杂的硅玻璃(usg)，还可以是低压淀积氧化硅(lpteos)。

具体地，形成所述介质层40包括如下步骤：首先采用化学气相沉积法在所述外延层20的上表面和所述多晶硅岛30的上表面生长所述介质层40，沉积得到的所述介质层40的厚度为500～1500nm；进一步，对所述介质层40的上表面进行平坦化处理，平坦化处理后，位于所述多晶硅岛30的上表面的所述介质层40的厚度至少为300nm。详细地，采用化学机械抛光(chemicalmechanicalpolishing,cmp)的方式对所述介质层40的上表面进行平坦化处理。化学机械抛光技术将磨粒的机械研磨作用与氧化剂的化学作用有机地结合起来，可实现超精密无损伤表面加工，满足特征尺寸在0.35μm以下的全局平坦化要求。在其他具体实施方式中，也可以采用干法刻蚀的方式对所述介质层40的上表面进行平坦化处理。

请参阅图11，执行步骤s08：贯穿刻蚀所述介质层40，并形成接触孔41，所述接触孔41包括发射极接触孔411和基极接触孔412。其中，所述发射极接触孔411对应所述基区22；所述基极接触孔412对应所述多晶硅岛30。所述发射极接触孔411的尺寸设置为比较小，以保证所述高频三极管的频率参数，优选所述发射极接触孔411的尺寸为0.15～0.4μm。优选所述基极接触孔412的尺寸为所述多晶硅岛30的尺寸的一半。

具体地，形成所述发射极接触孔411包括如下步骤：首先在所述介质层40的上表面铺设一层光刻胶层(图未示)，之后采用具有所述发射极接触孔411图形的掩膜版作为掩膜对所述光刻胶层进行曝光，再进行显影，在所述光刻胶层上形成与所述发射极接触孔411图形一致的窗口(图未示)，所述窗口在垂直于所述衬底10的上表面的方向上的投影区域被包含在所述基区22在垂直于所述衬底10的上表面的方向上的投影区域；进一步，以所述光刻胶层作为掩膜，采用刻蚀的方式从所述光刻胶层的窗口对所述介质层40穿透刻蚀，且刻蚀时尽量沿垂直于所述衬底10的表面的方向进行刻蚀。详细地，所述刻蚀为干法各向异性刻蚀，刻蚀气体为氟基气体，所述氟基气体为cf4，sf6，chf3等中任意一种。

具体地，形成所述基极接触孔412包括如下步骤：首先在所述介质层40的上表面铺设一层光刻胶层(图未示)，之后采用具有所述基极接触孔412图形的掩膜版作为掩膜对所述光刻胶层进行曝光，再进行显影，在所述光刻胶层上形成与所述基极接触孔412图形一致的窗口(图未示)，所述窗口在垂直于所述衬底10的上表面的方向上的投影区域被包含在所述多晶硅岛30在垂直于所述衬底10的上表面的方向上的投影区域；进一步，以所述光刻胶层作为掩膜，采用刻蚀的方式从所述光刻胶层的窗口对所述介质层40穿透刻蚀，且刻蚀时尽量沿垂直于所述衬底10的表面的方向进行刻蚀。详细地，所述刻蚀为干法各向异性刻蚀，刻蚀气体为氟基气体，所述氟基气体为cf4，sf6，chf3等中任意一种。

需要说明的是，形成所述发射极接触孔411和所述基极接触孔412可以同步进行，也可以分步进行，在此不作限定。此外，在刻蚀时尽量保证刻蚀介质材料与硅材料之间的选择比，使得完成所述接触孔41的刻蚀后所述基区22几乎不会被刻蚀。

请参阅图12和图13，执行步骤s09：在所述接触孔41内及所述介质层40的上表面生长第二多晶硅层42，其中生长在所述接触孔41内的多晶硅将所述接触孔41完全填满。所述第二多晶硅层42由掺杂高浓度的第一导电类型杂质的多晶硅组成。在本实施例中，所述第一导电类型为n型，所述第一导电类型杂质为n型杂质，其包括含磷、砷或锑等元素的物质。优选所述n型杂质为磷或者砷。详细地，所述第二多晶硅层42中所述第一导电类型杂质的掺杂浓度为1e20～1e21cm^-3。更详细地，所述第二多晶硅层42的厚度优选为500～1000nm。

具体地，可以采用化学气相淀积法在所述接触孔41内及所述介质层40的上表面沉积所述第二多晶硅层42。

进一步，对所述第二多晶硅层42进行回刻蚀，去除位于所述介质层40的上表面的多晶硅并保留所述接触孔41内的多晶硅，从而形成位于所述发射极接触孔411内的发射极多晶硅421和位于所述基极接触孔412内的第二基极多晶硅422。可以理解，所述发射极多晶硅421和所述第二基极多晶硅422与所述第二多晶硅层42一样，均是由掺杂高浓度的第一导电类型杂质的多晶硅组成，且所述发射极多晶硅421连接所述基区22，所述第二基极多晶硅422连接所述第一金属硅化物层30b。

具体地，在本实施例中，采用化学机械抛光的方式对所述第二多晶硅层42进行回刻蚀，化学机械抛光不仅能使所述第二多晶硅层42的表面更加平坦，还能消除所述第二多晶硅层42的表面应力。在一些其他的实施例中，也可以采用干法刻蚀的方式对所述第二多晶硅层42进行回刻蚀。在另外一些实施例中，还可以通过湿法刻蚀的方式对所述第二多晶硅层42进行回刻蚀。

请参阅图14，执行步骤s10：生长第一金属层43，所述第一金属层43覆盖在所述介质层40的上表面及所述发射极多晶硅421和所述第二基极多晶硅422的上表面。详细地，所述第一金属层43的厚度为20～100nm。更详细地，所述第一金属层43可以由金属钛、锆、钽、钨等中的至少一种组成。在本实施例中，所述第一金属层43有金属钛组成。

具体地，可以采用化学气相淀积法在所述介质层40的上表面及所述发射极多晶硅421和所述第二基极多晶硅422的上表面沉积所述第一金属层43。

请参阅图15，执行步骤s11：形成第二金属硅化物层431和第三金属硅化物层432，所述第二金属硅化物层431位于所述发射极多晶硅421的上表面，所述第三金属硅化物层432位于所述第二基极多晶硅422的上表面。所述第二金属硅化物层431和所述第三金属硅化物层432均有金属硅化物组成，所述金属硅化物可以是硅化物，如硅化钛、硅化锆、硅化钽、硅化钨等中的至少一种。另外，所述第二金属硅化物层431和所述第三金属硅化物层432可以是由同种金属硅化物组成，也可以是不同种金属硅化物组成。为了方便制造，在本实施例中，优选所述第二金属硅化物层431和所述第三金属硅化物层432可以是由同种金属硅化物组成。此外，组成所述第二金属硅化物层431和所述第三金属硅化物层432的金属硅化物与组成所述第一金属硅化物层30b的金属硅化物可以相同，也可以不相同，在此不作限定。在本实施例中，组成所述第二金属硅化物层431和所述第三金属硅化物层432的金属硅化物与组成所述第一金属硅化物层30b的金属硅化物不相同。在本实施例中，组成所述第二金属硅化物层431和所述第三金属硅化物层432的金属硅化物是由所述第一金属层43转化而成，因此，所述金属硅化物为硅化钛。

同时，还形成发射区23，所述发射区23位于所述基区22内。详细地，所述发射区23为第一导电类型。在本实施例中，所述第一导电类型为n型，因此所述发射区23为n型半导体。

具体地，采用快速热处理(rapidthermalprocessing，rtp)的方法同时形成所述第二金属硅化物层431、所述第三金属硅化物层432和所述发射区23。所述快速热处理包括三步快速热退火(rapidthermalannealing，rta)。详细地，形成所述外基区21包括如下步骤：首先是第一步快速热退火处理，所述第一步快速热退火处理的温度为640～740℃，时间为10～30s。在第一步快速热退火处理的过程中，硅会与金属反应并形成金属硅化物，即所述发射极多晶硅421与位于所述发射极多晶硅421的上表面的第一金属层43在接触界面上发生反应，并形成位于所述发射极多晶硅421上表面的第二金属硅化物层431；所述第二基极多晶硅422与位于所述第二基极多晶硅422的上表面的第一金属层43在接触界面上发生反应，并形成位于所述第二基极多晶硅422的上表面的第三金属硅化物层432。可以理解，所述第一金属层43位于所述介质层40的上表面的部分由于没有接触单质硅，因此不会转化成金属硅化物，且所述第一金属层43位于所述发射极多晶硅421及所述第二基极多晶硅422的上表面且远离接触界面的部分也不会转化成金属硅化物。针对所述第一金属层43中未反应的金属，在后续过程中，可以通过湿法腐蚀去除。在本实施例中，因为所述第一金属层43由金属钛组成，因此形成的所述第二金属硅化物层431和所述第三金属硅化物层432由硅化钛组成。在第一步快速热退火处理的过程中所形成的硅化钛为c49相电阻率稍高的硅化钛。接下来进行第二步快速热退火处理，所述第二步快速热退火处理的温度为750～850℃。在第二步快速热退火处理的过程中，所述c49相电阻率稍高的硅化钛转化为c49相电阻率较低的硅化钛。然后进行第三步快速热退火处理，所述第三步快速热退火处理的温度为850～1100℃，时间为20～120s。在第三步快速热退火处理的过程中，所述发射极多晶硅421中的第一导电类型杂质被高温激活并扩散至与所述发射极多晶硅421连接的基区22中。虽然所述基区22为第二导电类型，但是由于所述发射极多晶硅421中第一导电类型杂质的掺杂浓度高，所述第一导电类型杂质大量扩散进入所述基区22内，并使得所述基区22局部反型成为第一导电类型的发射区23。由于所述发射区23是所述发射极多晶硅421中的杂质向外扩散而形成的，其可避免离子注入而造成的残余损伤，同时可以做出极浅的发射结。通常所述发射结的深度小于所述基区22的结深。

请参阅图16和图17，执行步骤s12：在湿法腐蚀去除所述第一金属层43中未反应的金属后，所述介质层40的上表面及所述第二金属硅化物层431和所述第三金属硅化物层432的上表面生长第二金属层50。所述第二金属层50优选由导电性较好的金属组成。在此需要说明的是，组成所述第二金属层50的金属与组成所述第一金属层43的金属可以相同也可以不相同，在此不作限定。

具体地，可以采用化学气相淀积法在所述介质层40的上表面及所述第二金属硅化物层431和所述第三金属硅化物层432的上表面沉积所述第二金属层50。

进一步，刻蚀所述第二金属层50并形成基极51和发射极52，所述基极51连接所述第三金属硅化物层432，所述发射极52连接所述第二金属硅化物层431。

具体地，形成所述基极51和所述发射极52包括如下步骤：在所述第二金属层50的上表面覆盖一层光刻胶层(图未示)，对所述光刻胶层进行曝光、显影形成第一遮挡部(图未示)和第二遮挡部(图未示)，其中所述第一遮挡部对准所述第三金属硅化物层432，所述第二遮挡部对准所述第二金属硅化物层431；对所述第二金属层50进行刻蚀，去除所述第二金属层50中没有被所述第一遮挡部和所述第二遮挡部遮盖的部分，留下对应所述第一遮挡部和所述第二遮挡部的部分并分别形成基极51和发射极52。详细地，所述刻蚀的方法包括干法刻蚀和湿法刻蚀。在本实施例中，优选采用湿法刻蚀的方法。所述湿法刻蚀是通过化学刻蚀液与被刻蚀物质发生化学反应将被刻蚀物质剥离下来，其具有较好的各向同性刻蚀，因此便于快速去除窗口位置的氮化硅层。此外，湿法刻蚀还具有操作简便、对设备要求低、易于实现大批量生产的特点。制作出所述基极51和所述发射极52后，使用清洗液先去除所述光刻胶层。

在其他一些实施例中，在所述第一金属层43比较厚的情况下，也可以保留所述第一金属层43，并通过刻蚀所述第一金属层43来形成所述基极51和所述发射极52。在另外一些实施例中还可以保留所述第一金属层43，并在所述第一金属层43的上表面生长所述第二金属层50，并通过刻蚀所述第一金属层43和所述第二金属层50来形成所述基极51和所述发射极52，在此不作限定。

请参阅图18，执行步骤s13：在所述衬底10下面，即所述衬底10相对所述延层20的一侧表面沉积一层金属层并构成集电极53。优选地，构成所述集电极53的金属层为tiniag复合金属层。

详细地，在形成所述集电极53前先减薄所述衬底10。减薄所述衬底10，不仅可以具有更低的集电极电阻，同时还能具有更好的导热性能。通常，减薄后的所述衬底10的厚度为80～200μm。

以上所述仅为本发明的一个实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。