本发明涉及led芯片领域，具体涉及用于可见光通信的具有纳米孔结构的微尺寸led阵列芯片及其制备方法。
背景技术：
gan基led(发光二极管)是最常用的固态照明光源。基于无处不在的led构建无线通讯网络——可见光通信，是降低电磁污染、提升led性价比的一个极具吸引力的技术。在通信领域，调制带宽是提高通信容量的一个重要指标。此外，较大的输出光功率，意味着较高的信号噪声比，有利于提高通信速率。
微尺寸芯片具有较小的rc常数(r是等效电阻，c是等效电容)，故具有较大的rc限制带宽。在输入电流密度较小时，其调制带宽随着注入电流密度的增加而增加。但是，单个的微尺寸led的有源区面积较小，输出光功率较小，信噪比较差，不利于可见光通信。
在蓝宝石衬底上异质外延生长gan材料时，量子阱的垒层是gan材料，而阱层掺杂in组分形成inxga1-xn材料。由于垒层gan与阱层ingan之间的晶格失配，量子阱层存在较大的应变。一方面导致有源区的缺陷密度提高，增加了非辐射复合中心；另一方面由于极化电场导致能带倾斜，降低了电子-空穴对的耦合。这都使得量子阱的辐射复合效率下降，降低了gan基led的发光效率，信噪比较差，不利于可见光通信。
技术实现要素：
本发明的目的在于针对现有技术的不足，提供了一种表面粗化的纳米孔led阵列芯片。该芯片由四个发光单元串联而成，整个芯片表面都具有纳米孔，纳米孔的直径是300nm至1000nm。
本发明的目的还在于提供所述的一种表面粗化的纳米孔led阵列芯片的制备方法。该方法采用“制备条状的介质绝缘层→制备电极和介质层→制备介质钝化层→软膜纳米压印→刻蚀纳米孔”的工艺流程。
本发明的目的通过如下技术方案实现。
本发明提供的表面粗化的纳米孔led阵列芯片，由四个发光单元、一个正电极焊盘和一个负电极焊盘组成；四个发光单元通过绝缘衬底的支撑呈2×2阵列分布，相邻发光单元的电极通过金属线连接实现串联，金属线与半导体材料之间由介质绝缘层隔离，所述半导体材料包括电流扩展层和gan材料；芯片表面分布有纳米孔，在有源区域，纳米孔的深度从钝化层延伸至超过量子阱层深度50nm以上；在n型gan材料区域，纳米孔的深度从钝化层深入到gan材料；在金属电极区域，纳米孔分布在钝化层中且纳米孔的底部有介质薄膜；在蓝宝石衬底区域，纳米孔分布在钝化层中且纳米孔底部为蓝宝石衬底。
进一步地，发光单元的有源区的直径是100μm至200μm之间。
进一步地，纳米孔的直径是300nm至1000nm之间。
进一步地，从衬底至光出射方向，发光单元的有源区域依次包括蓝宝石衬底、gan缓冲层、非故意掺杂gan层、n型掺杂gan层、量子阱层、p型掺杂algan层、p型掺杂gan层、透明电流扩展层、以及介质钝化层。
进一步地，四个发光单元的蓝宝石衬底和介质钝化层连接在一起。
进一步地，从衬底至光出射方向，电极焊盘区域依次包括蓝宝石衬底、gan缓冲层、非故意掺杂gan层、n型掺杂gan层、以及金属电极。
进一步地，两个电极焊盘与四个发光单元的蓝宝石衬底连接在一起。
进一步地，发光单元由上圆台和下圆台组成，下圆台的直径比上圆台的直径大40μm以上；发光单元的正电极呈圆盘状，分布在上圆台的上表面中心；发光单元的负电极呈圆环状，在下圆台上表面、围绕着上圆台分布；负电极圆环有一个缺口，相邻发光单元的正电极与负电极之间的金属线穿过这个缺口实现连接，金属线的宽度是20μm以上，缺口的宽度比金属线的宽度大20μm以上。
进一步地，金属线从发光单元的上圆台延伸至发光单元之间的绝缘衬底，在金属线与发光单元的半导体材料之间分布有介质绝缘层，所述半导体材料包含透明电流扩展层和gan材料。
进一步地，正电极焊盘与第一个发光单元的正电极通过金属线连接，第i个发光单元的负电极与第i+1个发光单元的正电极通过金属线连接，其中i的取值是1、2、3，第四个发光单元的负电极与负电极焊盘通过金属线连接。
进一步地，介质绝缘层呈条状分布，从发光单元的上圆台延伸至发光单元之间的绝缘衬底。
进一步地，介质绝缘层是sio2、sin、sion中的一种以上，厚度是500nm以上，宽度比发光单元的金属连接线的宽度大20μm以上。
本发明提供的表面粗化的纳米孔led阵列芯片的制备方法，包括如下步骤：
(1)使用金属氧化物气相沉积法制备gan基led外延片，gan基led外延片的结构依次包括蓝宝石衬底、gan缓冲层、非故意掺杂gan层、n型掺杂gan层、量子阱层、p型掺杂algan层和p型掺杂gan层。
(2)使用电子束蒸发在gan基led外延片上沉积透明电流扩展层，经快速退火形成欧姆接触，再使用紫外光刻和湿法腐蚀，形成只在发光单元的有源区域分布的透明电流扩展层圆盘；所述快速退火工艺的退火温度是500～650℃，升温速率是5～15℃/sec，气氛是氮气和氧气的混合气，退火时间是60～300sec。
(3)使用感应耦合等离子体刻蚀，暴露n型掺杂gan层，形成发光单元的上圆台结构；再一次使用紫外光刻和感应耦合等离子体刻蚀，将发光单元之间的半导体材料全部去除，形成发光单元的下圆台结构和电极焊盘的台状结构。
(4)使用等离子体增强化学气相沉积制备介质绝缘层，再使用紫外光刻和湿法腐蚀，形成条状的介质绝缘层；条状的介质绝缘层从发光单元的上圆台延伸至发光单元之间的绝缘衬底。
(5)使用负胶剥离和电子束蒸发，在发光单元的上圆台制备圆盘状的正电极，在发光单元的下圆台制备圆环状的负电极，在电极焊盘区域的台状结构上制备方形的正电极焊盘和负电极焊盘，并制备电极与电极之间的金属连接线；金属连接线分布在条状的介质绝缘层上，从发光单元的上圆台延伸至发光单元之间的绝缘衬底；金属电极的结构包括四层金属薄膜和一层介质薄膜。
(6)使用等离子体增强化学气相沉积制备介质钝化层。
(7)在介质钝化层上旋涂增粘剂和纳米压印胶，再使用软膜纳米压印在整个芯片的上表面压印成型纳米孔图案；然后使用感应耦合等离子体刻蚀去除纳米孔底部残留的纳米压印胶。
(8)使用感应耦合等离子体刻蚀将纳米压印胶上的纳米孔图案转移到介质钝化层。
(9)再使用感应耦合等离子体刻蚀机进行刻蚀。在有源区域，纳米孔图案依次从介质钝化层转移到透明电流扩展层和gan材料层，gan材料的刻蚀深度超过量子阱层深度50nm以上，所述gan材料层包含p型掺杂gan层、p型掺杂algan层、量子阱层、n型掺杂gan层；在n型gan材料区域，钝化层被刻蚀得到纳米孔，且纳米孔进一步深入到gan材料形成表面粗化；在金属电极区域，钝化层被刻蚀得到纳米孔，且纳米孔的底部留有介质薄膜；在蓝宝石衬底区域，钝化层被刻蚀得到纳米孔，且纳米孔底部为蓝宝石衬底。
(10)使用紫外光刻和湿法腐蚀，在电极焊盘区域暴露金属电极。
与现有技术相比，本发明具有如下优点和有益效果：
(1)本发明制备表面粗化的纳米孔led阵列芯片，采用串联的微尺寸发光单元，在保持原来调制带宽的基础上，提升了输出光功率；另一方面，在微尺寸发光单元的有源区制备纳米孔，可部分释放量子阱层的应力从而提高载流子辐射复合速率，同时提升发光效率和调制带宽；此外，在整个芯片表面制备纳米孔，实现出光面的表面粗化，有利于增强出光效率从而提高输出光功率。这都有利于提高可见光通信速率和通信容量。
(2)本发明制备表面粗化的纳米孔led阵列芯片，采用“制备条状的介质绝缘层→制备电极和介质层→制备介质钝化层→软膜纳米压印→刻蚀纳米孔”的工艺流程。
一方面，在使用电子束蒸发沉积电极的四层金属薄膜后，新增一层介质薄膜；同时，采用条状介质绝缘层隔离金属电极与半导体材料，在金属电极以外的其它区域没有介质薄膜。这样，在制备介质钝化层后，金属电极上的介质薄膜较厚，既有电子束蒸发沉积的介质薄膜又有等离子体增强化学气相沉积的介质钝化层；而其它区域的介质薄膜较薄，仅有等离子体增强化学气相沉积的介质钝化层。当有源区的纳米孔刻蚀完成后，其它区域的钝化层也都被刻蚀得到纳米孔，但是，n型gan材料区域的介质薄膜被刻蚀穿透并进一步深入到gan材料形成较深的纳米孔，金属电极区域因有足够厚度的介质薄膜使得在纳米孔的底部仍残留有介质薄膜从而避免了损伤，蓝宝石衬底区域的介质薄膜被刻蚀穿透但由于难以刻蚀蓝宝石而自停止。
另一方面，使用软膜纳米压印，在整个凹凸起伏的芯片表面都可压印得到纳米孔图案，因此发光单元的有源区域、n型gan材料区域、金属电极区域、蓝宝石区域的纳米孔可同时制备完成，其中有源区域的纳米孔提高了辐射复合速率，芯片表面的纳米孔构成了表面粗化，都有利于光子模式的逸出，提高出光效率和调制带宽。
附图说明
图1a为具体实施例中表面粗化的纳米孔led阵列芯片的俯视图示意图；
图1b为具体实施例中表面粗化的纳米孔led阵列芯片在截线aa’处的横截面示意图；
图2a为实施例1的表面粗化的纳米孔led阵列芯片制备过程中制备欧姆接触层以及发光单元的上/下圆台后的俯视图示意图；
图2b为实施例1的表面粗化的纳米孔led阵列芯片制备过程中制备条状的介质绝缘层后的俯视图示意图；
图2c为实施例1的表面粗化的纳米孔led阵列芯片制备过程中制备金属电极后的俯视图示意图；
图2d为实施例1的表面粗化的纳米孔led阵列芯片制备过程中制备介质钝化层后的俯视图示意图；
图2e为实施例1的表面粗化的纳米孔led阵列芯片制备过程中制备光子晶体且开槽暴露电极焊盘后的俯视图示意图；
图3a为实施例1的表面粗化的纳米孔led阵列芯片制备过程中制备欧姆接触层以及发光单元的上/下圆台后的横截面示意图；
图3b为实施例1的表面粗化的纳米孔led阵列芯片制备过程中制备条状的介质绝缘层后的横截面示意图；
图3c为实施例1的表面粗化的纳米孔led阵列芯片制备过程中制备金属电极后的横截面示意图；
图3d为实施例1的表面粗化的纳米孔led阵列芯片制备过程中制备介质钝化层后的横截面示意图；
图3e为实施例1的表面粗化的纳米孔led阵列芯片制备过程中制备光子晶体且开槽暴露电极焊盘后的横截面示意图。
图中，1—蓝宝石衬底；2—gan缓冲层；3—非故意掺杂gan层；4—n型掺杂gan层；5—量子阱层；6—p型掺杂algan层；7—p型掺杂gan层；8—透明电流扩展层；9—条状的介质绝缘层；10—正电极；101—正电极焊盘；11—负电极；111—负电极焊盘；12—金属连接线；13—金属电极上沉积后的介质薄膜；131—介质钝化层制备后发光单元有源区域的介质薄膜；132—介质钝化层制备后金属电极区域的介质薄膜；141—发光单元的有源区域的介质钝化层；142—金属电极区域的介质钝化层；143—n型掺杂gan材料区域的介质钝化层；144—蓝宝石区域的介质钝化层；151—发光单元的有源区域的纳米孔；152—金属电极区域的纳米孔；153—n型掺杂gan材料区域的纳米孔；154—蓝宝石区域的纳米孔；16—电极焊盘上的开槽；41—发光单元的下圆台；42—电极焊盘的台状结构；81—发光单元的上圆台。
具体实施方式
以下结合附图对本发明的具体实施作进一步说明，但本发明的实施和保护范围不限于此。
如图1a和图1b所示为本发明具体实施例中的一种表面粗化的纳米孔led阵列芯片，gan基led阵列芯片由四个发光单元、一个正电极焊盘101和一个负电极焊盘111组成；四个发光单元呈2×2阵列分布，相邻发光单元的电极通过金属线12连接实现串联，金属线12与半导体材料之间由sio2介质绝缘层9隔离；在有源区域，sio2介质钝化层141的厚度是70nm，纳米孔151的深度是900nm；在n型gan材料区域，sio2介质钝化层143的厚度是70nm，纳米孔153的深度是950nm；在金属电极区域，sio2介质钝化层142的厚度是350nm，纳米孔152的深度是280nm，纳米孔底部的sio2介质薄膜的厚度是70nm；在蓝宝石衬底区域，sio2介质钝化层144的厚度是70nm，纳米孔154的深度是70nm，纳米孔底部是蓝宝石衬底。
从衬底至光出射方向，发光单元的有源区域依次包括蓝宝石衬底1、gan缓冲层2、非故意掺杂gan层3、n型掺杂gan层4、量子阱层5、p型掺杂algan层6、p型掺杂gan层7、透明电流扩展层8、以及介质钝化层141；四个发光单元的蓝宝石衬底1和介质钝化层141连接在一起。
从衬底至光出射方向，电极焊盘区域依次包括蓝宝石衬底1、gan缓冲层2、非故意掺杂gan层3、n型掺杂gan层4、以及正电极焊盘101或负电极焊盘111；电极焊盘与发光单元的蓝宝石衬底1连接在一起。
发光单元由上圆台mesa81和下圆台iso41组成，mesa81的直径是120μm，iso41的直径是160μm；发光单元的正电极10呈圆盘状，直径是30μm；发光单元的负电极11呈圆环状，宽度为10μm，环绕mesa81分布；负电极圆环11有一个缺口，宽度为40μm，相邻发光单元的正电极与负电极之间的金属线12穿过这个缺口实现串联，金属线12的宽度是20μm。
金属线12从发光单元的上圆台mesa81延伸至蓝宝石衬底1，在金属线12与半导体材料之间分布有条状的sio2介质绝缘层9，厚度是1000nm，宽度是40μm。
实施例1，所述表面粗化的纳米孔led阵列芯片的制备步骤如下。
(1)使用金属氧化物气相沉积法制备gan基led外延片，gan基led外延片的结构依次包括蓝宝石衬底1、gan缓冲层2、非故意掺杂gan层3、n型掺杂gan层4、量子阱层5、p型掺杂algan层6和p型掺杂gan层7。
(2)使用电子束蒸发在gan基led外延片上沉积透明电流扩展层ito8，厚度为100nm，在n2200sccm、o235sccm的混合气氛下快速退火3min形成欧姆接触，再使用紫外光刻和湿法腐蚀，在常温下使用ito腐蚀液浸泡15min，形成只在发光单元的有源区域分布的ito圆盘8，圆盘直径115μm。
(3)使用感应耦合等离子体刻蚀，刻蚀时间7min，刻蚀深度1.2μm，暴露n型掺杂gan层4，形成发光单元的上圆台mesa结构81，mesa结构81的直径是120μm；
再一次使用紫外光刻和感应耦合等离子体刻蚀，刻蚀至蓝宝石衬底1，形成发光单元的下圆台iso结构41和电极焊盘的台状结构101和111，iso结构41的直径是160μm；电极焊盘的台状结构101和111的长是200μm，宽是140μm。各发光单元之间、电极焊盘与发光单元之间相互隔离。如图2a和3a所示。
(4)使用等离子体增强化学气相沉积制备sio2介质绝缘层，在350℃下沉积1000nm。再使用紫外光刻和湿法腐蚀，形成条状的sio2介质绝缘层9；条状的介质绝缘层9宽度是40μm，长度是40μm，从发光单元的上圆台mesa41延伸至发光单元之间的蓝宝石衬底1。如图2b和3b所示。
(5)使用负胶剥离和电子束蒸发cr/al/ti/au/sio2，四层金属薄膜的厚度分别是50/5000/200/200nm，sio2薄膜的厚度是280nm。在发光单元的上圆台mesa81制备圆盘状的正电极10，电极直径是30μm；在发光单元的下圆台iso41制备圆环状的负电极11，宽度为10μm；在电极焊盘区域的台状结构42上制备方形的正电极焊盘101和负电极焊盘111，焊盘面积为160×100μm2；并制备电极与电极之间的金属连接线12，宽度为20μm；金属连接线12分布在条状的sio2介质绝缘层9上，从发光单元的上圆台mesa81延伸至发光单元之间的蓝宝石衬底1。如图2c和3c所示。
(6)使用等离子体增强化学气相沉积制备sio2介质钝化层，在350℃下沉积200nm。此时，在金属电极区域，sio2介质薄膜132包含步骤(5)电子束蒸发沉积的介质薄膜13和步骤(6)等离子体增强化学气相沉积的介质钝化层，厚度是480nm；而在其它区域，sio2介质薄膜131仅有步骤(6)等离子体增强化学气相沉积的介质钝化层，厚度是200nm。如图2d和3d所示。
(7)在介质钝化层上旋涂增粘剂和纳米压印胶，胶厚度305nm；再使用软膜纳米压印在整个芯片的上表面压印成型纳米孔图案，压印时间5min，紫外曝光量4000mj/cm2，压印深度为280nm；
然后使用感应耦合等离子体刻蚀在chf3和ar混合气氛下处理，chf3流量15sccm，ar流量50sccm，下电极射频功率500w，等离子体射频功率200w，处理时间60sec，去除纳米孔底部残留的纳米压印胶。此时，纳米压印胶中的纳米孔已穿透压印胶层，压印胶厚度280nm，纳米孔深度280nm。
(8)再使用感应耦合等离子体刻蚀将纳米压印胶上的纳米孔图案转移到介质钝化层，下电极射频功率100w，等离子体射频功率400w，chf350sccm，ar100sccm，时间4min30sec。此时，纳米孔已穿透有源区域、n型gan材料区域和蓝宝石衬底区域的sio2介质钝化层，但在金属电极区域，纳米孔的底部还有280nm的sio2介质薄膜。
(9)再使用感应耦合等离子体刻蚀，将纳米孔图案从介质钝化层转移到透明电流扩展层ito8，下电极射频功率150w，等离子体射频功率500w，bcl330sccm，ar60sccm，时间1min。此时，在有源区域，纳米孔已穿透电流扩展层ito8；在n型gan材料区域，纳米孔延伸到gan材料，深度是50nm；在金属电极区域，纳米孔的底部还有220nm的sio2介质薄膜；在蓝宝石衬底区域，由于无法刻蚀蓝宝石，纳米孔的延伸在蓝宝石表面停止。
感应耦合等离子体刻蚀继续进行，将纳米孔图案转移到gan半导体材料层，下电极射频功率500w，等离子体射频功率365w，cl290sccm，bcl310sccm，时间4min。此时，在有源区域，纳米孔已到达gan材料深900nm处；在n型gan材料区域，纳米孔延伸到gan材料，深度是950nm；在金属电极区域，纳米孔的底部还有70nm的sio2介质薄膜；在蓝宝石衬底区域，由于无法刻蚀蓝宝石，纳米孔的延伸在蓝宝石表面停止。如图2e和3e所示。
(10)使用紫外光刻和湿法腐蚀，在金属焊盘区域开槽16暴露金属电极。如图3e所示。