半导体器件的制作方法

发明构思涉及一种半导体器件。

背景技术：

半导体器件可以包括具有不同阈值电压的晶体管。具有不同阈值电压的晶体管的示例包括逻辑晶体管和静态随机存取存储器(sram)晶体管或动态随机存取存储器(dram)晶体管的组合。

同时，正在研究控制半导体器件中包括的晶体管的阈值电压的各种方法。

技术实现要素：

发明构思的多方面提供一种包括具有不同阈值电压的多个晶体管的半导体器件。

然而，发明构思的多方面不限于这里所述的一方面。通过参考下面给出的发明构思的详细描述，对于发明构思所属领域的普通技术人员，发明构思的以上和其它方面将变得更加明显。

根据发明构思的一些示例实施例，提供了一种半导体器件，半导体器件包括：基底，包括第一区域和第二区域；以及第一晶体管和第二晶体管，分别形成在第一区域和第二区域中。第一晶体管包括位于基底上的第一栅极绝缘层、位于第一栅极绝缘层上且接触第一栅极绝缘层的第一tin层以及位于第一tin层上的第一填充层，第二晶体管包括位于基底上的第二栅极绝缘层、位于第二栅极绝缘层上且接触第二栅极绝缘层的第二tin层以及位于第二tin层上的第二填充层。第一晶体管的阈值电压绝对值小于第二晶体管的阈值电压，第二栅极绝缘层不包括镧基材料，第一tin层的一部分的氧含量大于第二tin层的氧含量。

根据发明构思的一些示例实施例，提供了一种半导体器件，半导体器件包括：基底，包括第一区域、第二区域、第三区域、第四区域、第五区域和第六区域；第一晶体管、第二晶体管和第三晶体管，分别形成在第一区域至第三区域中，第一晶体管至第三晶体管为p沟道金属氧化物半导体晶体管；第四晶体管、第五晶体管和第六晶体管，分别形成在第四区域至第六区域中，第四晶体管至第六晶体管为n沟道金属氧化物半导体晶体管。第一晶体管包括位于基底上的第一栅极绝缘层、位于第一栅极绝缘层上且接触第一栅极绝缘层的第一tin层以及位于第一tin层上的第一填充层，第二晶体管包括位于基底上的第二栅极绝缘层、位于第二栅极绝缘层上且接触第二栅极绝缘层的第二tin层以及位于第二tin层上的第二填充层，第三晶体管包括位于基底上的第三栅极绝缘层、位于第三栅极绝缘层上且接触第三栅极绝缘层的第三tin层以及位于第三tin层上的第三填充层，第四晶体管包括位于基底上的第四栅极绝缘层、位于第四栅极绝缘层上且接触第四栅极绝缘层的第四tin层以及位于第四tin层上的第四填充层，第五晶体管包括位于基底上的第五栅极绝缘层、位于第五栅极绝缘层上且接触第五栅极绝缘层的第五tin层以及位于第五tin层上的第五填充层，第六晶体管包括位于基底上的第六栅极绝缘层、位于第六栅极绝缘层上且接触第六栅极绝缘层的第六tin层以及位于第六tin层上的第六填充层。第二tin层的第二厚度小于第一tin层的第一厚度且大于第三tin层的第三厚度，第四tin层的第四厚度和第五tin层的第五厚度小于第六tin层的第六厚度，第四栅极绝缘层包括镧基材料，第二栅极绝缘层不包括镧基材料。

根据发明构思的一些示例实施例，提供了一种半导体器件，半导体器件包括：基底，包括第一区域、第二区域和第三区域；第一晶体管、第二晶体管和第三晶体管，分别形成在第一区域至第三区域中，第一晶体管至第三晶体管为p沟道金属氧化物半导体晶体管。第一晶体管包括位于基底上的第一栅极绝缘层、位于第一栅极绝缘层上且接触第一栅极绝缘层的第一tin层以及位于第一tin层上的第一填充层，第二晶体管包括位于基底上的第二栅极绝缘层、位于第二栅极绝缘层上且接触第二栅极绝缘层的第二tin层以及位于第二tin层上的第二填充层，第三晶体管包括位于基底上的第三栅极绝缘层、位于第三栅极绝缘层上且接触第三栅极绝缘层的第三tin层以及位于第三tin层上的第三填充层。第二tin层的第二厚度小于第一tin层的第一厚度且大于第三tin层的第三厚度，第一tin层的一部分的氧含量大于第二tin层的氧含量和第三tin层的氧含量。

附图说明

下面通过结合附图对实施例进行描述，这些和/或其它方面将变得明显并且更加易于理解，在附图中：

图1至图4分别示出根据示例实施例的半导体器件；

图5是根据示例实施例的半导体器件的布局图；

图6是沿图6中的线a-a、线b-b和线c-c截取的剖视图；

图7是沿图5的线d-d截取的剖视图；

图8是根据示例实施例的半导体器件的布局图；

图9是沿图8的线e-e、线f-f和线g-g截取的剖视图；

图10是沿图8中的线h-h截取的剖视图；

图11和图12分别示出根据示例实施例的半导体器件。

具体实施方式

在与根据示例实施例的半导体器件有关的附图中，作为示例示出了包括鳍图案形状的沟道区的鳍式场效应晶体管(finfet)。然而，示例实施例不限于finfet。根据示例实施例的半导体器件还可以包括隧穿fet、包括纳米线的晶体管、包括纳米片的晶体管或者三维(3d)晶体管。另外，根据示例实施例的半导体器件可以包括双极结型晶体管、横向双扩散晶体管(ldmos)等。

图1示出根据示例实施例的半导体器件。

参照图1，根据示例实施例的半导体器件可以包括形成在基底100上的第一晶体管101、第二晶体管201和第三晶体管301。

基底100可以包括第一区域i、第二区域ii和第三区域iii。第一区域i、第二区域ii和第三区域iii可以彼此分开或者可以彼此连接。第一区域i、第二区域ii和第三区域iii可以包括在执行同一功能的部分中，例如，包括在逻辑区域或输入/输出(i/o)区域中。可选择地，第一区域i、第二区域ii和第三区域iii中的每个可以包括在执行不同功能的多个部分中的一个部分中，例如，包括在逻辑区域、静态随机存取存储器(sram)区域和i/o区域中的一个区域中。

在根据参照图1描述的示例实施例的半导体器件中，第一区域i、第二区域ii和第三区域iii中的每个可以是其中形成有p沟道金属氧化物半导体(pmos)晶体管的区域。

基底100可以是或者可以包括体硅基底或绝缘体上硅(soi)基底。另外，基底100可以是或者可以包括但不限于硅基底或由诸如硅锗、绝缘体上硅锗(sgoi)、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓等其它材料制成的基底。在下面的描述中，为了易于描述，假设基底100被假定为是包含硅的基底。

第一晶体管101可以形成在第一区域i中，第二晶体管201可以形成在第二区域ii中，并且第三晶体管301可以形成在第三区域iii中。由于第一区域i、第二区域ii和第三区域iii中的每个区域是其中形成有pmos晶体管的区域，所以第一晶体管101、第二晶体管201和第三晶体管301中的每个晶体管可以是p型晶体管。

第一晶体管101可以包括第一栅极绝缘层130、第一栅电极结构120、第一栅极间隔件140和第一源区/漏区150。第二晶体管201可以包括第二栅极绝缘层230、第二栅电极结构220、第二栅极间隔件240和第二源区/漏区250。第三晶体管301可以包括第三栅极绝缘层330、第三栅电极结构320、第三栅极间隔件340和第三源区/漏区350。

下面将描述第一晶体管101、第二晶体管102和第三晶体管301中的每个晶体管所包括的元件。

层间绝缘膜190可以形成在第一区域i、第二区域ii和第三区域iii的基板100上。层间绝缘膜190可以包括第一沟槽140t、第二沟槽140t和第三沟槽340t。

第一沟槽140t、第二沟槽140t和第三沟槽340t可以分别对应于第一区域i、第二区域ii和第三区域iii。即，第一沟槽140t可以形成在第一区域i的基底100上，第二沟槽240t可以形成在第二区域ii的基底100上，第三沟槽340t可以形成在第三个区域iii的基底100上。

层间绝缘膜190可以包括例如下列至少一种：氧化硅、氮化硅、氮氧化硅和低介电常数(低k)材料。低k材料的示例可以包括但不限于可流动氧化物(fox)、tonensilazen(tosz)、未掺杂硅酸盐玻璃(usg)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、等离子体增强四乙基原硅酸盐(peteos)、氟硅酸盐玻璃(fsg)、碳掺杂氧化硅(cdo)、干凝胶、气凝胶、无定形氟化碳、有机硅酸盐玻璃(osg)、聚对二甲苯、双苯并环丁烯(bcb)、silk、聚酰亚胺、多孔聚合物材料以及它们的组合。

第一栅极间隔件140可以形成在第一区域i的基底100上。第一栅极间隔件140可以限定第一沟槽140t。第一沟槽140t可以使例如第一栅极间隔件140作为侧壁并且使基底100的上表面作为底表面。

限定第二沟槽240t的第二栅极间隔件240可以形成在第二区域ii的基底100上。限定第三沟槽340t的第三栅极间隔件340可以形成在第三区域iii的基底100上。

第一栅极间隔件140、第二栅极间隔件240和第三栅极间隔件340中的每个可以包括氮化硅(sin)、氮氧化硅(sion)、氧化硅(sio2)、碳氮氧化硅(siocn)及其组合物。

尽管第一栅极间隔件140、第二栅极间隔件240和第三栅极间隔件340中的每个被示出为单层，但这仅是为了易于描述而使用的示例，第一栅极间隔件140、第二栅极间隔件240和第三栅极间隔件340中的每个不一定是单层。当第一栅极间隔件140、第二栅极间隔件240和第三栅极间隔件340中的每个包括多个层时，包括在第一栅极间隔件140、第二栅极间隔件240和第三栅极间隔件340中的每个中的至少一个层可以包含低k材料，诸如碳氮氧化硅(siocn)。

另外，当第一栅极间隔件140、第二栅极间隔件240和第三栅极间隔件340中的每个包括多个层时，包括在第一栅极间隔件140、第二栅极间隔件240和第三栅极间隔件340中的每个中的至少一个层可以是l形的。

在一些情况下，第一栅极间隔件140、第二栅极间隔件240和第三栅极间隔件340中的每个可以用作形成自对齐接触件的引导件。因此，第一栅极间隔件140、第二栅极间隔件240和第三栅极间隔件340中的每个可以包括相对于层间绝缘膜190具有蚀刻选择性的材料。

第一栅极绝缘层130可以形成在第一区域i的基底100上。第一栅极绝缘层130可以沿着第一沟槽140t的侧壁和底表面延伸。第一栅极绝缘层130可以包括第一界面层131和第一高介电常数(高k)绝缘层132。

第一界面层131可以形成在基底100上。第一界面层131可以形成在第一沟槽140t的底表面上。第一高k绝缘层132可以形成在第一界面层131上。第一高k绝缘层132可以沿第一沟槽140t的底部和侧壁形成。

第二栅极绝缘层230可以形成在第二区域ii的基底100上。第二栅极绝缘层230可以沿第二沟槽240t的侧壁和底表面延伸。第二栅极绝缘层230可以包括第二界面层231和第二高k绝缘层232。

第二界面层231可以形成在基底100上。第二界面层231可以形成在第二沟槽240t的底表面上。第二高k绝缘层232可以形成在第二界面层231上。第二高k绝缘层232可以沿第二沟槽240t的底表面和侧壁形成。

第三栅极绝缘层330可以形成在第三区域iii的基底100上。第三栅极绝缘层330可以沿第三沟槽340t的侧壁和底表面延伸。第三栅极绝缘层330可以包括第三界面层331和第三高k绝缘层332。

第三界面层331可以形成在基底100上。第三界面层331可以形成在第三沟槽340t的底表面上。第三高k绝缘层332可以形成在第三界面层331上。第三高k绝缘层332可以沿着第三沟槽340t的底表面和侧壁形成。

尽管第一界面层131、第二界面层231和第三界面层331被示出为未形成在第一沟槽140t、第二沟槽140t和第三沟槽340t的侧壁上，但是实施例不限于这种情况。例如，根据形成第一沟槽140t、第二沟槽140t和第三沟槽340t的方法，第一界面层131、第二界面层231和第三界面层331也可以形成在第一沟槽140t、第二沟槽140t和第三沟槽340t的侧壁上。

第一界面层131、第二界面层231和第三界面层331中的每个可以包括例如氧化硅。然而，第一界面层131、第二界面层231和第三界面层331中的每个可以不必然包括氧化硅。例如，根据基底100的类型或者第一高k绝缘层132、第二高k绝缘层232或第三高k绝缘层332的类型，第一界面层131、第二界面层231和第三界面层331中的每个可以包括不同的材料。

第一高k绝缘层132、第二高k绝缘层232和第三高k绝缘层332中的每个可以包括氧化铪、氧化铪硅、氧化铪铝、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡钡、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅锶钪和铌酸铅锌中的一种或多种。

另外，尽管已经主要描述了包括氧化物的第一高k绝缘层132、第二高k绝缘层232和第三高k绝缘层332，但是第一高k绝缘层132、第二高k绝缘层232和第三高k绝缘层332也可以包括但是不限于上述金属材料的氮化物(例如，氮化铪)和氮氧化物(例如，氮氧化铪)中的一种或多种。

在一些示例实施例中，第一栅极绝缘层130、第二栅极绝缘层230和第三栅极绝缘层330中的每个可以不包括镧基材料。例如，第一高k绝缘层132、第二高k绝缘层232和第三高k绝缘层332中的每个可以不包括镧基材料。例如，第一栅极绝缘层130、第二栅极绝缘层230和第三栅极绝缘层330中的每个可以不包括氧化镧。

第一栅电极结构120可以形成在第一栅极绝缘层130上。第一栅电极结构120可以填充第一沟槽140t。第一栅电极结构120可以包括第一tin层121和第一填充层122。

第一tin层121可以形成在第一栅极绝缘层130上。第一tin层121可以接触第一栅极绝缘层130。第一tin层121可以沿第一沟槽140t的侧壁和底表面延伸。第一tin层121可以沿第一栅极绝缘层130的轮廓形成。

第一tin层121可以包括第一部分121a和第二部分121b。第一tin层121的第一部分121a可以沿第一栅极绝缘层130的轮廓位于第一栅极绝缘层130上。第一tin层121的第一部分121a可以接触第一栅极绝缘层130。

第一tin层121的第二部分121b可以沿第一tin层121的第一部分121a的轮廓位于第一tin层121的第一部分121a上。

第一tin层121的第一部分121a和第二部分121b可以包括tin，但是可以在氧含量方面不同。这将在稍后进行详细描述。

第一填充层122可以形成在第一tin层121上。例如，第一填充层122可以接触第一tin层121。第一填充层122可以填充第一沟槽140t的除定位有第一tin层121的其余空间。

第二栅电极结构220可以形成在第二栅极绝缘层230上。第二栅电极结构220可以填充第二沟槽240t。第二栅电极结构220可以包括第二tin层221和第二填充层222。

第二tin层221可以形成在第二栅极绝缘层230上。第二tin层221可以接触第二栅极绝缘层230。第二tin层221可以沿第二沟槽240t的侧壁和底表面延伸。第二tin层221可以沿第二栅极绝缘层230的轮廓形成。

第二填充层222可以形成在第二tin层221上。例如，第二填充层222可以接触第二tin层221。第二填充层222可以填充第二沟槽240t的除形成有第二tin层221的其余空间。

第三栅电极结构320形成第三栅极绝缘层330上。第三栅电极结构320可以填充第三沟槽340t。第三栅电极结构320可以包括第三tin层321和第三填充层322。

第三tin层321可以形成在第三栅极绝缘层330上。第三tin层321可以接触第三栅极绝缘层330。第三tin层321可以沿第三沟槽340t的侧壁和底表面延伸。第三tin层321可以沿第三栅极绝缘层330的轮廓形成。

第三填充层322可以形成在第三tin层321上。例如，第三填充层322可以接触第三tin层321。第三填充层322可以填充第三沟槽340t的除形成有第三tin层321的其余空间。

第一tin层121、第二tin层221和第三tin层321可以包括tin。在一些示例实施例中，第一tin层121、第二tin层221和第三tin层321可以不包括tan。

在一些示例实施例中，第一tin层121的第一部分121a的氧含量可以大于第一tin层121的第二部分121b的氧含量、第二tin层221的氧含量和第三tin层321的氧含量。可以在形成第一tin层121的第二部分121b之前形成第一tin层121的第一部分121a。

例如，在第一沟槽140t中形成第一栅极绝缘层130之后，可以沿第一栅极绝缘层130的轮廓在第一栅极绝缘层130上形成tin层。在tin层上，可以沿tin层的轮廓形成多晶硅层。然后，可以对多晶硅层进行退火。在退火工艺之后，可以去除多晶硅层。这里，退火工艺之后的tin层可以是第一tin层121的第一部分121a。接下来，可以沿第一tin层121的第一部分121a的轮廓在第一tin层121的第一部分121a上形成tin层。形成在第一tin层121的第一部分121a上的tin层可以是第一tin层121的第二部分121b。

这里，由于第一tin层121的第一部分121a已经经历了对多晶硅层执行的退火工艺，所以第一tin层121的第一部分121a可以具有比第一tin层121的第二部分121b高的氧含量。

第一填充层122、第二填充层222和第三填充层322可以包括相同的材料。第一填充层122、第二填充层222和第三填充层322可以包括ti、tial、tialn、tialc和tialcn中的一种。在根据示例实施例的半导体器件中，第一填充层122、第二填充层222和第三填充层322被描述为包含tialc的层。

第一源区/漏区150、第二源区/漏区250和第三源区/漏区350可以被形成为与第一栅电极结构120、第二栅电极结构220和第三栅电极结构320相邻。尽管第一源区/漏区150、第二源区/漏区250和第三源区/漏区350中的每个被示出为包括形成在基底100中的外延层，但是示例实施例不限于此。第一源区/漏区150、第二源区/漏区250和第三源区/漏区350中的每个可以是或者可以包括通过将杂质注入到基底100中而形成的杂质区。另外，第一源区/漏区150、第二源区/漏区250和第三源区/漏区350中的每个可以是具有在基底100的上表面上方突出的上表面的升高的源区/漏区。

第二tin层221的第二厚度t2可以小于第一tin层121的第一厚度t1并且大于第三tin层321的第三厚度t3。

第一晶体管101的阈值电压、第二晶体管201的阈值电压和第三晶体管301的阈值电压可以彼此不同。

第二晶体管201的阈值电压可以大于(即，绝对值大于)第一晶体管101的阈值电压，并且小于(即，绝对值小于)第三晶体管301的阈值电压。

图1中所示的第一晶体管101、第二晶体管101和第三晶体管301中的每个可以是p型晶体管。因此，具有最大(即，绝对值最大)的阈值电压的第三晶体管301可以是例如p型常压晶体管。另外，第二晶体管201可以是p型低压晶体管。此外，第一晶体管101可以是p型超低压晶体管。

例如，在第一晶体管101和第二晶体管201中的第一栅极绝缘层130和第二栅极绝缘层230不包括镧基材料的情况下，其tin层具有较高氧含量且较厚的第一晶体管101的阈值电压可以比第二晶体管201的阈值电压小(即，绝对值小)。

另外，在第二晶体管201和第三晶体管301中的第二栅极绝缘层230和第三栅极绝缘层330不包括镧基材料的情况下，其tin层较厚的第二晶体管201的阈值电压可以比第三晶体管301的阈值电压小(即，绝对值小)。

在包括具有不同阈值电压的第一晶体管101、第二晶体管201和第三晶体管301的根据示例实施例的半导体器件中，第一栅极绝缘层130、第二栅极绝缘层230和第三栅极绝缘层330中的每个中不包括镧基材料。可以使用tin层的厚度和tin层的氧含量来调节第一晶体管101、第二晶体管201和第三晶体管301的中的每个的阈值电压。

由于第一栅极绝缘层130、第二栅极绝缘层230和第三栅极绝缘层330中的每个中不包括镧基材料，所以可以防止或者减少由于镧基材料渗透到另一层中，从而当镧基材料向第一栅极绝缘层130、第二栅极绝缘层230和第三栅极绝缘层330每者中的扩散不够充分时，导致相应晶体管的阈值电压增大的可能性。因此，由于镧基材料不包括在第一栅极绝缘层130、第二栅极绝缘层230和第三栅极绝缘层330中的每个中，所以多个晶体管中的每个的阈值电压可以保持相对恒定，并且晶体管的阈值电压之间的差可以保持相对恒定。

图2示出了根据示例实施例的半导体器件。为了易于描述，将主要描述与上面参照图1描述的半导体器件的不同之处。

参照图2，根据示例实施例的半导体器件还可以包括第一覆盖图案160，第二覆盖图案260和第三覆盖图案360。

第一栅电极结构120可以填充第一沟槽140t的一部分。第一栅电极结构120的上表面可以比层间绝缘膜190的上表面更靠近基底100。

第一覆盖图案160可以形成在第一栅电极结构120上。例如，第一覆盖图案160可以形成在第一tin层121和第一填充层122上。第一覆盖图案160可以填充第一沟槽140t的除填充有第一栅电极结构120的其余空间。

第二栅电极结构220可以填充第二沟槽240t的一部分。第二栅电极结构220的上表面可以比层间绝缘膜190的上表面更靠近基底100。

第二覆盖图案260可以形成在第二栅电极结构220上。第二覆盖图案260可以形成在第二tin层221和第二填充层222上。第二覆盖图案260可以填充第二沟槽240t的除填充有第二栅电极结构220的其余空间。

第三栅电极结构320可以填充第三沟槽340t的一部分。第三栅电极结构320的上表面可以比层间绝缘膜190的上表面更靠近基底100。

第三覆盖图案360可以形成在第三栅电极结构320上。第三覆盖图案360可以形成在第三tin层321和第三填充层322上。第三覆盖图案360可以填充第三沟槽340t的除填充有第三栅电极结构320的其余空间。

由于第一覆盖图案160、第二覆盖图案260和第三覆盖图案360分别部分地填充第一沟槽140t、第二沟槽240t和第三沟槽340t，所以第一覆盖图案160、第二覆盖图案260和第三覆盖图案360的上表面可以与第一栅极间隔件140、第二栅极间隔件240和第三栅极间隔件340的上表面以及层间绝缘膜190的上表面位于同一水平面中。

第一覆盖图案160、第二覆盖图案260和第三覆盖图案360中的每个可以用作用于形成自对齐接触件的引导件。因此，第一覆盖图案160、第二覆盖图案260和第三覆盖图案360中的每个可以包括相对于层间绝缘膜190具有蚀刻选择性的材料。第一覆盖图案160、第二覆盖图案260和第三覆盖图案360每者可以包括氮化硅(sin)、氮氧化硅(sion)、氧化硅(sio2)、碳氮化硅(sicn)、碳氮氧化硅(siocn)及其组合中的至少一种。

与附图中的示出不同，第一栅极绝缘层130也可以在第一栅极间隔件140和第一覆盖图案160之间延伸。例如，第一栅极绝缘层130的一部分可以在每个第一栅极间隔物140的内壁和第一覆盖图案160的面对第一栅极间隔件140的内壁的侧壁之间延伸。

第二栅极绝缘层230和第三栅极绝缘层330中的每个延伸的程度可以相似于第一栅极绝缘层130延伸的程度。

图3示出了根据示例实施例的半导体器件。为了易于描述，将主要描述与上面描述的半导体器件的不同之处。

参照图3，在根据示例实施例的半导体器件中，第四区域iv、第五区域v和第六区域vi中的每个区域可以是或者可以包括其中形成有n沟道金属氧化物半导体(nmos)晶体管的区域。例如，第四晶体管401、第五晶体管501和第六晶体管601中的每个可以是n型晶体管。

第四晶体管401可以包括第四栅极绝缘层430、第四栅电极结构420、第四栅极间隔件440和第四源区/漏区450、第五晶体管501可以包括第五栅极绝缘层530、第五栅电极结构520、第五栅极间隔件540和第五源区/漏区550。第六晶体管601可以包括第六栅极绝缘层630、第六栅电极结构620、第六栅极间隔件640和第六源区/漏区650。

下面将描述包括在第四晶体管401、第五晶体管501和第六晶体管601中的每个中的元件。

限定第四沟槽440t的第四栅极间隔件440可以形成在第四区域iv的基底100上。限定第五沟槽540t的第五栅极间隔件540可以形成在第五区域v的基底100上。限定第六沟槽640t的第六栅极间隔件640可以形成在第六区域vi的基底100上。

第四栅极隔离件440、第五栅极隔离件540和第六栅极隔离件640可以包括分别与例如第一栅极隔离件140、第二栅极隔离件240和第三栅极隔离件340相同的材料。

在一些示例实施例中，与第一栅极隔离件140、第二栅极隔离件240和第三栅极隔离件340中的每个相似，第四栅极隔离件440、第五栅极隔离件540和第六栅极隔离件640中的每个可以包括多个层。

第四栅极绝缘层430可以形成在第四区域iv的基底100上。第四栅极绝缘层430可以沿第四沟槽440t的侧壁和底表面延伸。第四栅极绝缘层430可以包括第四界面层431和第四高k绝缘层432。

第四界面层431可以形成在基底100上。第四界面层431可以形成在第四沟槽440t的底表面上。第四高k绝缘层432可以形成在第四界面层431上。第四高k绝缘层432可以沿第四沟槽440t的底表面和侧壁形成。

第五栅极绝缘层530可以形成在第五区域v的基底100上。第五栅极绝缘层530可以沿第五沟槽540t的侧壁和底表面延伸。第五栅极绝缘层530可以包括第五界面层531和第五高k绝缘层532。

第五界面层531可以形成在基底100上。第五界面层531可以形成在第五沟槽540t的底表面上。第五高k绝缘层532可以形成在第五界面层531上。第五高k绝缘层532可以沿第五沟槽540t的底部和侧壁形成。

第六栅极绝缘层630可以形成在第六区域vi的基底100上。第六栅极绝缘层630可以沿第六沟槽640t的侧壁和底表面延伸。第六栅极绝缘层630可以包括第六界面层631和第六高k绝缘层632。

第六界面层631可以形成在基底100上。第六界面层631可以形成在第六沟槽640t的底表面上。第六高k绝缘层632可以形成在第六界面层631上。第六高k绝缘层632可以沿第六沟槽640t的底部和侧壁形成。

第四界面层431、第五界面层531和第六界面层631可以包括分别与例如第一界面层131、第二界面层231和第三界面层331相同的材料。第四高k绝缘层432、第五高k绝缘层532和第六高k绝缘层632可以包括分别与例如第一高k绝缘层132、第二高k绝缘层232和第三高k绝缘层332相同的材料。

在一些示例实施例中，第四栅极绝缘层430可以包括镧基材料。另外，第五栅极绝缘层530可以不包括镧基材料。例如，第四栅极绝缘层430可以包括氧化镧，而第五栅极绝缘层530可以不包括氧化镧。

在一些示例实施例中，第六栅极绝缘层630可以包括镧基材料。可选择的，在一些示例实施例中，第六栅极绝缘层630可以不包括镧基材料。

第四栅电极结构420可以形成在第四栅极绝缘层430上。第四栅电极结构420可以填充第四沟槽440t。第四栅电极结构420可以包括第四tin层421和第四填充层422。

第四tin层421可以形成在第四栅极绝缘层430上。第四tin层421可以接触第四栅极绝缘层430。第四tin层421可以沿第四沟槽440t的侧壁和底表面延伸。第四tin层421可以沿第四栅极绝缘层430的轮廓形成。

第四填充层422可以形成在第四tin层421上。例如，第四填充层422可以接触第四tin层421。第四填充层422可以填充第四沟槽440t的除形成有第四tin层421的其余空间。

第五栅电极结构520可以形成在第五栅极绝缘层530上。第五栅电极结构520可以填充第五沟槽540t。第五栅电极结构520可以包括第五tin层521和第五填充层522。

第五tin层521可以形成在第五栅极绝缘层530上。第五tin层521可以接触第五栅极绝缘层530。第五tin层521可以沿第五沟槽540t的侧壁和底表面延伸。第五tin层521可以沿第五栅极绝缘层530的轮廓形成。

第五填充层522可以形成在第五tin层521上。例如，第五填充层522可以接触第五tin层521。第五填充层522可以填充第五沟槽540t的除形成第五tin层521的其余空间。

第六栅电极结构620可以形成在第六栅极绝缘层630上。第六栅电极结构620可以填充第六沟槽640t。第六栅电极结构620可以包括第六tin层621和第六填充层622。

第六tin层621可以形成在第六栅极绝缘层630上。第六tin层621可以接触第六栅极绝缘层630。第六tin层621可以沿第六沟槽640t的侧壁和底表面延伸。第六tin层621可以沿第六栅极绝缘层630的轮廓形成。

第六填充层622可以形成在第六tin层621上。例如，第六填充层622可以接触第六tin层621。第六填充层622可以填充第六沟槽640t的除形成有第六tin层621的其余空间。

第四tin层421、第五tin层521和第六tin层621可以包括tin。在一些示例实施例中，第四tin层421、第五tin层521和第六tin层621可以不包括tan。

第四填充层422、第五填充层522和第六填充层622可以包括相同的材料。第四填充层422、第五填充层522和第六填充层622可以包括例如ti、tial、tialn、tialc和tialcn中的至少一种。在根据示例实施例的半导体器件中，第四填充层422、第五填充层522和第六填充层622被描述为包含tialc的层。

第四栅电极结构420、第五栅电极结构520和第六栅电极结构620中的每个可以与层间绝缘膜190的上表面位于同一水平面中。

第四源区/漏区450、第五源区/漏区550和第六源区/漏区650可以形成为与第四栅电极结构420、第五栅电极结构520和第六栅电极结构620相邻。尽管第四源区/漏区450、第五源区/漏区550和第六源区/漏区650中的每个被示出为包括形成在基底100中的外延层，但实施例不限于这种情况。第四源区/漏区450、第五源区/漏区550和第六源区/漏区650中的每个可以是或包括通过将杂质注入到基底100中而形成的杂质区。可选择的或附加的，第四源区/漏区450、第五源区/漏区550和第六源区/漏区650中的每个可以是具有在基底100的上表面上方突出的上表面的升高的源区/漏区。

第四tin层421的第四厚度t4可以基本等于第五tin层521的第五厚度t5。第四tin层421和第五tin层521可以形成在相同的水平处。这里，“相同的水平”指第四tin层421和第五tin层521通过同一制造工艺形成。

第四晶体管401的阈值电压、第五晶体管501的阈值电压和第六晶体管601的阈值电压可以彼此不同。第五晶体管501的阈值电压可以绝对值大于第四晶体管401的阈值电压，并且绝对值小于第六晶体管601的阈值电压。

图3中所示的第四晶体管401、第五晶体管501和第六晶体管601中的每个可以是n型晶体管。因此，具有最大(即，绝对值最大)的阈值电压的第六晶体管601可以是例如n型常压晶体管。另外，第五晶体管501可以是n型低压晶体管。此外，第四晶体管401可以是例如n型超低压晶体管。

例如，在第四晶体管401和第五晶体管501中的第四tin层421的第四厚度t4和第五tin层521的第五厚度t5基本相等的情况下，包括含有镧基材料的第四栅极绝缘层430的第四晶体管401的阈值电压可以小于(即，绝对值小于)第五晶体管501的阈值电压。

另外，包括具有比第四厚度t4和第五厚度t5大的第六厚度t6的第六tin层621的第六晶体管601的阈值电压可以绝对值大于第五晶体管501的阈值电压。

在一些示例实施例中，第六tin层621的第六厚度t6可以小于图1的第三tin层321的第三厚度t3。

在根据示例实施例的半导体器件中，通过使第四tin层421的第四厚度t4和第五tin层521的第五厚度t5基本相等以及通过在第四栅极绝缘层430中包括镧基材料，使第四晶体管401、第五晶体管501具有不同的阈值电压。另外，在具有不同阈值电压的第四晶体管401、第五晶体管501和第六晶体管601中，使第六厚度t6大于第四厚度t4和第五厚度t5以调节第六晶体管601的阈值电压。

图4示出了根据示例实施例的半导体器件。为了易于描述，将主要描述与上面描述的半导体器件的不同之处。

参照图4，根据示例实施例的半导体器件还可以包括第四覆盖图案460、第五覆盖图案560和第六覆盖图案660。

第四栅电极结构420可以填充第四沟槽440t的一部分。第四栅电极结构420的上表面可以比层间绝缘膜190的上表面更靠近基底100。

第四覆盖图案460可以形成在第四栅电极结构420上。例如，第四覆盖图案460可以形成在第四tin层421和第四填充层422上。第四覆盖图案460可以填充第四沟槽440t的除填充有第四栅电极结构420的其余空间。

第五栅电极结构520可以填充第五沟槽540t的一部分。第五栅电极结构520的上表面可以比层间绝缘膜190的上表面更靠近基底100。

第五覆盖图案560可以形成在第五栅电极结构520上。第五覆盖图案560可以形成在第五tin层521和第五填充层522上。第五覆盖图案560可以填充第五沟槽540t的除填充有第五栅电极结构520的其余空间。

第六栅电极结构620可以填充第六沟槽640t的一部分。第六栅电极结构620的上表面可以比层间绝缘膜190的上表面更靠近基底100。

第六覆盖图案660可以形成在第六栅电极结构620上。第六覆盖图案660可以形成在第六tin层621和第六填充层622上。第六覆盖图案660可以填充第六沟槽640t的除填充有第六栅电极结构620的其余空间。

由于第四覆盖图案460、第五覆盖图案560和第六覆盖图案660分别部分地填充第四沟槽440t、第五沟槽540t和第六沟槽640t，所以第四覆盖图案460、第五覆盖图案560和第六覆盖图案660的上表面可以与第四栅极隔离物440、第五栅极隔离物540和第六栅极隔离物640的上表面以及层间绝缘膜190的上表面位于同一平面中。

第四覆盖图案460、第五覆盖图案560和第六覆盖图案660可以包括分别与例如第一覆盖图案160、第二覆盖图案260和第三覆盖图案360相同的材料。

与附图中的示出不同，第四栅极绝缘层430也可以在第四栅极间隔件440和第四覆盖图案460之间延伸。例如，第四栅极绝缘层430的一部分可以在每个第四栅极间隔件440的内壁和第四覆盖图案460的面对第四栅极间隔件440的内壁的侧壁面之间延伸。第五栅极绝缘层530和第六栅极绝缘层630中的每个延伸的程度可以相似于第四栅极绝缘层430延伸的程度。

图5是根据示例实施例的半导体器件的布局图。图6是沿图5中的线a-a、线b-b和线c-c截取的剖视图。图7是沿图5的线d-d截取的剖视图。为了易于描述，将主要描述与上面参照图1描述的半导体器件的不同之处。

为了参考，除了鳍图案之外，图6可以与图1基本相似。因此，将简要地给出或省略对与图1中的元件和特征相同的元件和特征的描述。另外，尽管图7示出了仅在栅极方向(例如，y1)上的第一区域i的剖视图，但是本领域普通技术人员可以理解的是，在栅极方向(例如，y2)上的第二区域ii的剖视图和在栅极方向(例如，y3)上的第三区域iii的剖视图可以相似于图7。

参照图5至图7，在根据示例实施例的半导体器件中，第一晶体管101、第二晶体管201和第三晶体管301中的每个可以是p型鳍式晶体管。

第一晶体管101、第二晶体管201和第三晶体管301可以分别包括第一鳍图案110、第二鳍图案210和第三鳍图案310。第一鳍图案110可以形成在第一区域i中，第二鳍图案210可以形成在第二区域ii中，并且第三鳍图案310可以形成在第三区域iii中。第一鳍图案110、第二鳍图案210和第三鳍图案310中的每个可以从基底100突出。第一鳍图案110可以沿第一方向x1延伸。第二鳍图案210可以沿第二方向x2延伸。第三鳍图案310可以沿第三方向x3延伸。

第一鳍图案110、第二鳍图案210和第三鳍图案310中的每个可以是基底100的一部分或者可以包括从基底100生长的外延层。

第一鳍图案110、第二鳍图案210和第三鳍图案310中的每个可以包括诸如硅或锗的元素半导体材料。可选择的，第一鳍图案110、第二鳍图案210和第三鳍图案310中的每个可以包括化合物半导体，诸如iv-iv族化合物半导体或iii-v族化合物半导体。具体地，形成第一鳍图案110、第二鳍图案210和第三鳍图案310中的每个的iv-iv族化合物半导体可以是例如包括碳(c)、硅(si)、锗(ge)和锡(sn)中的两种或更多种的二元或三元化合物，或者通过用iv族元素掺杂所述二元或三元化合物而得到的化合物。形成第一鳍图案110、第二鳍图案210和第三鳍图案310中的每个的iii-v族化合物半导体可以是例如由铝(al)、镓(ga)和铟(in)(即，iii族元素)中的至少一个与磷(p)、砷(as)和锑(sb)(即，v族元素)中的一个组成的二元、三元或四元化合物。在根据示例实施例的半导体器件中，第一鳍图案110、第二鳍图案210和第三鳍图案310中的每个被描述为硅鳍图案。

场绝缘层105可以位于基底100上并且可以覆盖第一鳍图案110、第二鳍图案210和第三鳍图案310中的每个的至少一部分。例如，由于场绝缘层105部分地覆盖第一鳍图案110、第二鳍图案210和第三鳍图案310中的每个的侧表面，所以第一鳍图案110、第二鳍图案210和第三鳍图案310中的每个可以从形成在基底100上的场绝缘层105上方突出。场绝缘层105可以包括例如氧化物层、氮化物层、氧氮化物层或它们的组合。

第一栅极隔离件140可以形成在从场绝缘层105上方突出的第一鳍图案110上。第一栅极隔离件140可以沿第四方向y1延伸并且可以与第一鳍图案110相交。

由于第一沟槽140t由第一栅极间隔件140限定，因此第一沟槽140t可以沿第四方向y1延伸。同样地，第二栅极隔离件240可以形成在第二鳍图案210上并且可以在第五方向y2上延伸。第三栅极间隔件340可以形成在第三鳍图案310上并且可以在第六方向y3上延伸。

第一栅极绝缘层130可以形成在场绝缘层105和第一鳍图案110上。第一栅极绝缘层130可以沿着场绝缘层105的上表面和第一鳍图案110的轮廓形成。例如，第一栅极绝缘层130可以接触第一鳍图案110和场绝缘层105的上表面。

第一界面层131可以形成在第一鳍图案110上。第一界面层131可以沿从场绝缘层105的上表面上方突出的第一鳍图案110的轮廓形成。尽管第一界面层131被示出为不形成在场绝缘层105的上表面上，但实施例不限于这种情况。根据形成第一界面层131的方法，第一界面层131也可以沿场绝缘层105的上表面形成。第一高k绝缘层132可以形成在第一界面层131上并且沿第一鳍图案110的轮廓和场绝缘层105的上表面形成。

对第二栅极绝缘层230和第三栅极绝缘层330的描述与对第一栅极绝缘层130的描述基本相同，因此省略。

第一栅电极结构120可以形成在第一栅极绝缘层130上并且可以与第一栅极电极110相交。由于第一栅电极结构120形成在第一沟槽140t中，所以它可以在第四方向y1上延伸。

第一tin层121和第一填充层122可以沿第一栅极绝缘层130的轮廓形成。如上所述，第一tin层121的第一部分121a的氧含量可以大于第一tin层121的第二部分121b的氧含量、第二tin层221的氧含量和第三tin层321的氧含量。

第二栅电极结构220可以形成在第二栅极绝缘层230上并且可以与第二栅极电极210相交。由于第二栅电极结构220形成在第二沟槽240t中，所以它可以在第五方向y2上延伸。

第三栅电极结构320可以形成在第三栅极绝缘层330上并且可以与第三栅极电极310相交。由于第三栅电极结构320形成在第三沟槽340t中，所以它可以在第六方向y3上延伸。

除了对第一tin层121的部分121a的描述之外，对包括在第二栅电极结构220和第三栅电极结构320中的每个中的tin层和填充层的描述可以基本相似于对第一tin层121和第一填充层122的描述。

第一源区/漏区150可以形成在第一鳍图案110中，第二源区/漏区250可以形成在第二鳍图案210中，并且第三源区/漏区350可以形成在第三鳍图案310中。

图8是根据示例实施例的半导体器件的布局图。图9是沿图8的线e-e、线f-f和线g-g截取的剖视图。图10是沿图8中的线h-h截取的剖视图。为了易于描述，将主要描述与上面参照图3描述的半导体器件的不同之处。

为了参考，除了鳍图案之外，图9可以基本相似于图3。因此，将简要地给出或省略对与图3中的元件和特征相同的元件和特征的描述。另外，尽管图10仅示出栅极方向(例如，y4)上的第四区域iv的剖视图，但本领域普通技术人员可以理解的是，栅极方向(例如，y5)上的第五区域v的剖视图和栅极方向(例如，y6)上的第六区域vi的剖视图可以相似于图10。

参照图8至图10，在根据示例实施例的半导体器件中，第四晶体管401、第五晶体管501和第六晶体管601中的每个可以是n型鳍式晶体管。第四晶体管401、第五晶体管501和第六晶体管601可以分别包括第四鳍图案410、第五鳍图案510和第六鳍图案610。

第四鳍图案410可以形成在第四区域iv中，第五鳍图案510可以形成在第五区域v中，并且第六鳍图案610可以形成在第六区域vi中。第四鳍图案410、第五鳍图案510和第六鳍图案610中的每个可以从基底100突出。第四鳍图案410可以沿第七方向x4延伸。第五鳍图案510可以沿第八方向x5延伸。第六鳍图案610可以沿第九方向x6延伸。第四鳍图案410、第五鳍图案510和第六鳍图案610中的每个可以是基底100的一部分，或者可以包括从基底100生长的外延层。

第四鳍图案410、第五鳍图案510和第六鳍图案610可以包括分别与例如第一鳍图案110、第二鳍图案210和第三鳍图案310相同的材料。

第四栅极隔离件440可以形成在从场绝缘层105上方突出的第四鳍图案410上。第四栅极隔离件440可以沿第十方向y4延伸并且可以与第四鳍图案410相交。

由于第四沟槽440t由第四栅极间隔件440限定，所以它可以沿第十方向y4延伸。同样地，第五栅极隔离件540可以形成在第五鳍图案510上并且可以在第十一方向y5上延伸。第六栅极间隔件640可以形成在第六鳍图案610上并且可以在第十二方向y6上延伸。

第四栅极绝缘层430可以形成在场绝缘层105和第四鳍图案410上。第四栅极绝缘层430可以沿场绝缘层105的上表面和第四鳍图案410的轮廓形成。例如，第四栅极绝缘层430可以接触第四鳍图案410和场绝缘层105的上表面。

第四界面层431可以形成在第四鳍图案410上。第四界面层431可以沿从场绝缘层105的上表面上方突出的第四鳍图案410的轮廓形成。尽管第四界面层431被示出为不形成在场绝缘层105的上表面上，但实施例不限于这种情况。根据形成第四界面层431的方法，第四界面层431也可以沿场绝缘层105的上表面形成。第四高k绝缘层432可以形成在第四界面层431上并且沿第四鳍图案410的轮廓和场绝缘层105的上表面形成。对第五栅极绝缘层530和第六栅极绝缘层630的描述与对第四栅极绝缘层430的描述基本相同，因此省略。

第四栅电极结构420可以形成在第四栅极绝缘层430上并且可以与第四鳍图案410相交。由于第四栅电极结构420形成在第四沟槽440t中，所以它可以在第十方向y4上延伸。

第四tin层421和第四填充层422可以沿着第四栅极绝缘层430的轮廓形成。

第五栅电极结构520可以形成在第五栅极绝缘层530上并且可以与第五鳍图案510相交。由于第五栅电极结构520形成在第五沟槽540t中，所以它可以在第十一方向y5上延伸。第六栅电极结构620可以形成在第六栅极绝缘层630上并且可以与第六鳍图案610相交。由于第六栅电极结构620形成在第六沟槽640t中，所以它可以在第十二方向y12上延伸。

对包括在第五栅电极结构520和第六栅电极结构620中的每个中的tin层和填充层的描述可以与对第四tin层421和第四填充层422的描述基本相似。

第四源区/漏区450可以形成在第四鳍图案410中，第五源区/漏区550可以形成在第五鳍图案510中，并且第六源区/漏区650可以形成在第六鳍图案510中。

图11示出根据示例实施例的半导体器件。为了易于描述，将主要描述与上面参照图1描述的半导体器件的不同之处。

参照图11，在根据示例实施例的半导体器件中，第一高k绝缘层132可以不包括在第一栅电极结构120和第一栅极间隔件140之间延伸的部分。另外，第一栅电极结构120的第一tin层121和第一填充层122可以不包括沿第一栅极隔离件140的内壁延伸的部分。

在一些示例实施例中，第一tin层121的第一部分121a可以插置在第一tin层121的第二部分121b和第一栅极绝缘层130之间。如上所述，第一tin层121的第一部分121a的氧含量可以大于第一tin层121的第二部分121b的氧含量、第二tin层221的氧含量和第三tin层321的氧含量。

对第二高k绝缘层232和第三高k绝缘层332的描述可以与对第一高k绝缘层132的描述基本相似。另外，除了对第一tin层121的第一部分121a的描述之外，对第二栅电极结构220和第三栅电极结构320中的每个中包括的tin层和填充层的描述可以与对第一tin层121和第一填充层122的描述基本相似。

在图11中，第二tin层221的第二厚度t2可以小于第一tin层121的第一厚度t1并且大于第三tin层321的第三厚度t3。

尽管第一栅极硬掩模155、第二栅极硬掩模255和第三栅极硬掩模355被示出为形成在图11中的第一栅电极结构120、第二栅电极结构220和第三栅电极结构320上，但实施例不限于这种情况。

图12示出根据示例实施例的半导体器件。为了易于描述，将主要描述与上面参照图3描述的半导体器件的不同之处。

参照图12，在根据示例实施例的半导体器件中，第四高k绝缘层432可以不包括在第四栅电极结构420和第四栅极间隔件440之间延伸的部分。另外，第四栅电极结构420的第四tin层121和第四填充层422可以不包括沿第四栅极隔离件440的内壁延伸的部分。

对第五高k绝缘层532和第六高k绝缘层632的描述可以与对第四高k绝缘层432的描述基本相似。

另外，对第五栅电极结构520和第六栅电极结构620中的每个中包括的tin层和填充层的描述可以与对第四tin层421和第四填充层422的描述基本相似。

在图12中，第五tin层521的第五厚度t5可以基本等于第四tin层421的第四厚度t4。另外，第四厚度t4和第五厚度t5可以小于第六tin层621的第六厚度t6。

尽管第四栅极硬掩模455、第五栅极硬掩模555和第六栅极硬掩模655被示出为形成在图12中的第四栅电极结构420、第五栅电极结构520和第六栅电极结构620上，但实施例不限于这种情况。

尽管已经参照发明构思的示例性实施例来示出和描述发明构思，但本领域普通技术人员可以理解的是，在不脱离发明构思的如权利要求所限定的精神和范围的情况下，可以在此作出各种形式和细节上的各种改变。因此，可以期望的是，给出的实施例在所有方面都被认为是说明性的而非限制性的，参照权利要求而不是参照前面的描述来指示本发明的范围。