半导体结构的形成方法与流程

本发明实施例涉及半导体结构与其形成方法，特别涉及原生氧化物的表面处理工艺。

背景技术：

半导体集成电路产业已经历快速成长。集成电路材料与设计的技术进步，使每一代的集成电路比前一代的集成电路更小且电路更复杂。然而这些进展会增加集成电路工艺的复杂度。为实现这些进展，集成电路工艺也需类似发展。随着集成电路进展，功能密度(比如固定芯片面积中的内连线装置数目)通常随着几何尺寸(比如工艺形成的最小构件)缩小而增加。

尽管在材料和制作上具有突破性进展，但是缩小平面装置如金氧半场效晶体管装置仍具挑战性。为克服挑战，电路设计者寻求新颖结构以改善效能，导致三维设计的发展如鳍状场效晶体管。鳍状场效晶体管具有自基板向上延伸的薄且垂直鳍状物(或鳍状结构)。鳍状场效晶体管的通道形成于垂直的鳍状物中。栅极位于鳍状物上，其可自多个侧边控制通道。鳍状场效晶体管的优点可包含减少短通道效应、减少漏电流、以及提高电流。

然而结构尺寸持续缩小，因此越来越难进行工艺。如此一来，如何形成可信且越来越小的半导体结构(含有鳍状场效晶体管)为一大挑战。

技术实现要素：

本发明一实施例提供的半导体结构的形成方法，包括：形成栅极结构于鳍状结构上；形成多个第一栅极间隔物于鳍状结构上与栅极结构其两侧的侧壁上；形成多个源极/漏极结构于鳍状结构中，且源极/漏极结构与第一栅极间隔物的外侧侧壁相邻；在源极/漏极结构的上表面与第一栅极间隔物的外侧侧壁上进行表面处理工艺；以及沉积接点蚀刻停止层于源极/漏极结构与第一栅极间隔物上，其中接点蚀刻停止层的第一部分以第一沉积速率沉积在源极/漏极结构的上表面上，且接点蚀刻停止层的第二部分以第二沉积速率沉积在第一栅极间隔物的外侧侧壁上。

附图说明

图1a至图1i为一些实施例中，用于形成半导体结构的工艺其多种阶段的剖视图。

图2为一些实施例中，半导体结构的剖视图。

图3a-图3d为一些实施例中，用于形成半导体结构的工艺其多种阶段的剖视图。

图4为一些实施例中，半导体结构的剖视图。

其中，附图标记说明如下：

d1、d2、d3、d4、t、t1、t2、t3、t4厚度

200基板

204鳍状结构

205、208、217a、217b、320上表面

210下表面

214a、214b硬掩模层

215a、215b虚置栅极结构

218栅极间隔物层

218a、218b、418a、418b栅极间隔物

219原生氧化物

219-1、219-1a第一原生氧化物部分

219-2、219-2a第二原生氧化物部分

220源极/漏极结构

221接点蚀刻停止层

221-1、221-1a第一部分

221-2、221-2a第二部分

222层间介电层

252a、252b栅极介电层

254a、254b栅极层

256a、256b金属栅极结构

260接点插塞

262源极/漏极硅化物层

300纵向

315a、315b侧壁

318a、318b、319外侧侧壁

360、362表面处理工艺

363杂质

500a、500b鳍状场效晶体管

600a、600b、600c、600d半导体结构

具体实施方式

下述公开内容提供许多不同实施例或实例以实施本发明的不同结构。下述特定构件与排列的实施例用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多个实例可采用重复标号及/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。

此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在附图中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件也可转动90°或其他角度，因此方向性用语仅用以说明附图中的方向。

下述内容为本发明的一些实施例。在这些实施例所述阶段之前、之中、与之后可进行额外步骤。不同实施例可置换或省略下述的一些阶段。半导体装置结构可添加额外结构。不同实施例可置换或省略下述的一些结构。虽然一些实施例的步骤以特定顺序进行，但这些步骤可由任何符合逻辑的顺序进行。

鳍状物可由任何合适方法图案化。举例来说，鳍状物的图案化方法采用一或多道光刻工艺，包含双重图案化或多重图案化工艺。一般而言，双重图案化或多重图案化工艺结合光刻与自对准工艺，其产生的图案间距可小于单一的直接光刻工艺所能得到的最小间距。举例来说，一实施例形成牺牲层于基板上，并采用光刻工艺图案化牺牲层。采用自对准工艺，沿着图案化的牺牲层侧壁形成间隔物。接着移除牺牲层，再以保留的间隔物图案化鳍状物。

提供半导体结构与其形成方法的实施例如下。图图1a至图1i为一些实施例中，用于形成半导体装置结构600a的工艺其多种阶段的剖视图。图2为一些实施例中，半导体结构600b的剖视图。图3a至图3d为一些实施例中，在进行图1d所示的工艺阶段后，用于形成半导体装置结构600c的工艺其多种阶段的剖视图。图4为一些实施例中，半导体结构600d的剖视图。应注意的是半导体结构的剖视图沿着半导体结构的鳍状结构(如鳍状结构204)的纵向(鳍状场效晶体管的通道长度方向)。

在一些实施例中，采用栅极置换工艺以制作半导体结构600a、600b、600c、与600d，比如鳍状场效晶体管(如鳍状场效晶体管500a与500b)。

如图1a所示，接收含有鳍状结构204的基板200。在一些实施例中，基板200包含半导体基板如基体半导体、绝缘层上半导体基板或类似物，其可掺杂(掺杂p型或n型)掺质或未掺杂掺质。基板200可为晶片如硅晶片。一般而言，绝缘层上半导体基板包含半导体材料层形成于绝缘层上。举例来说，绝缘层可为埋置氧化物层、氧化硅层或类似物。绝缘层位于基板(通常为硅基板或玻璃基板)上。此外也可采用其他基板如多层基板或组成渐变基板。在一些实施例中，基板200的半导体材料可包含半导体元素如硅或锗；半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟及/或磷砷化镓铟；或上述的组合。

在一些实施例中，鳍状结构204的形成方法为在基板200上进行图案化工艺。借由图案化工艺，可形成沟槽(未图示)于基板200中，且沟槽围绕鳍状结构204。隔离区(未图示，比如浅沟槽隔离结构)可形成于沟槽的下表面210上。隔离结构围绕鳍状结构204的下侧部分，而鳍状结构204的上侧部分自每一隔离结构的上表面208凸起。

如图1b所示的一些实施例，在形成隔离区之后，形成虚置栅极结构215a与虚置栅极结构215b于鳍状结构204的上表面205上。硬掩模层214a形成于虚置栅极结构215a上，而硬掩模层214b形成于虚置栅极结构215b上。此外，虚置栅极结构215a与215b形成于隔离结构上。

在一些实施例中，虚置栅极结构215a与215b覆盖鳍状结构204上的鳍状场效晶体管(如鳍状场效晶体管500a与500b)的各自的通道区。虚置栅极结构215a与215b可沿着垂直于鳍状结构204的纵向300的方向延伸，并沿着鳍状结构的纵向300设置。在一些实施例中，虚置栅极结构215a与215b覆盖鳍状结构204的上表面205与侧壁，并延伸于鳍状结构204之外的隔离区与基板200上。

在一些实施例中，每一虚置栅极结构215a与215b包含栅极介电层(未图示)以及形成于栅极介电层上的栅极(未图示)。在一些实施例中，栅极介电层为氧化硅。在一些实施例中，氧化硅为热生长的氧化物。在一些实施例中，栅极介电层为高介电常数的介电材料。高介电常数的介电材料其介电常数大于氧化硅的介电常数。高介电常数的介电材料的例子包含氧化铪、氧化锆、氧化铝、氮氧化硅、二氧化铪-氧化铝合金、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆、另一合适的高介电常数的介电材料、或上述的组合。在一些实施例中，栅极包含多晶硅、多晶硅锗、金属氮化物、金属硅化物、金属氧化物、金属、或其他合适的层状物。在一些实施例中，栅极的组成为多晶硅。

在一些实施例中，每一硬掩模层214a与214b包含单层结构或多层结构。在一些实施例中，硬掩模层214a与214b的组成为氧化硅、氮化硅、氮氧化硅、碳化硅、另一合适材料，或上述的组合。

在一些实施例中，虚置栅极结构215a与215b以及硬掩模层214a与214b的形成方法，包括沉积工艺与后续的图案化工艺。沉积工艺依序沉积栅极介电材料层(未图示)、栅极材料层(未图示)、与硬掩模材料(未图示)。接着进行图案化工艺以部分地移除栅极介电材料层、栅极材料层、与硬掩模材料。如此一来，可形成虚置栅极结构215a与其上方的硬掩模层214a，以及虚置栅极结构215b与其上方的硬掩模层214b于鳍状结构204上。在一些实施例中，沉积工艺包含化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、热氧化工艺或另一可行工艺。在一些实施例中，图案化工艺包含光刻工艺与后续蚀刻工艺。在一些实施例中，蚀刻工艺为干蚀刻工艺。

如图1c所示的一些实施例，在形成虚置栅极结构215a与215b以及硬掩模层214a与214b之后，形成栅极间隔物层218于所有的鳍状结构204、虚置栅极结构215a与215b、以及硬掩模层214a与214b上。此外，顺应性地形成栅极间隔物层218于虚置栅极结构215a与215b上。在一些实施例中，栅极间隔物层218包含单层结构或多层结构。栅极间隔物层218的组成可为低介电常数(比如介电常数小于5)的材料，例如氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、另一合适材料，或上述的组合。栅极间隔物层218的沉积方法可采用化学气相沉积工艺、物理气相沉积工艺、旋转涂布工艺、另一可行工艺、或上述的组合。

如图1d所示的一些实施例，之后形成栅极间隔物218a与218b于鳍状结构204上，以及虚置栅极结构215a与215b其两侧的侧壁315a与315b上。在一些实施例中，栅极间隔物218a与218b的形成方法为蚀刻工艺。进行蚀刻工艺以移除栅极间隔物层218，直到露出鳍状结构204的上表面205。栅极间隔物218a与218b的材料组成可为低介电常数(比如介电常数小于5)的材料，例如氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、另一合适材料，或上述的组合。在一些实施例中，蚀刻工艺包含干蚀刻工艺。

如图1e所示的一些实施例中，在形成栅极间隔物218a与218b之后，形成源极/漏极结构220于虚置栅极结构215a、虚置栅极结构215b、栅极间隔物218a、与栅极间隔物218b未覆盖的鳍状结构204的部分中。源极/漏极结构220可形成于鳍状结构204中，并与栅极间隔物218a的外侧侧壁318a以及栅极间隔物218b的外侧侧壁318b相邻。在一些实施例中，源极/漏极结构220靠近虚置栅极结构215a与215b。源极/漏极结构220分别形成于虚置栅极结构215a与215b其两侧的侧壁上。

在一些实施例中，源极/漏极结构220可包含应力材料，以施加应力至通道区。举例来说，源极/漏极结构220的组成可为锗、硅锗、砷化铟、砷化铟镓、锑化铟、砷化镓、锑化镓、磷化铟铝、磷化铟，或类似物。在一些实施例中，源极/漏极结构220的晶格常数不同于鳍状结构204的晶格常数。在一些实施例中，源极/漏极结构220具有钻石形状。

源极/漏极结构220的形成方法可为蚀刻工艺与后续充填工艺。蚀刻工艺可形成凹陷(未图示)于第一区中的鳍状结构204中，且凹陷与栅极间隔物218a与218b相邻。在一些实施例中，蚀刻工艺为干蚀刻工艺。在一些实施例中，充填工艺(未图示)为将一或多种应力半导体材料填入凹陷中，以形成源极/漏极结构220。在一些实施例中，充填工艺包含外延工艺如选择性外延成长工艺、化学气相沉积工艺技术(如气相外延及/或超高真空化学气相沉积)、分子束外延、或另一合适的外延工艺。

如图1e所示的一些实施例，在形成源极/漏极结构220之后，原生氧化物219可形成于源极/漏极结构220、栅极间隔物218a、与栅极间隔物218b上。由于源极/漏极结构220、栅极间隔物218a、与栅极间隔物218b暴露至外界大气，因此形成原生氧化物219。在一些实施例中，原生氧化物219包含相连的第一原生氧化物部分219-1与第二原生氧化物部分219-2。第一原生氧化物部分219-1可直接形成于源极/漏极结构220的上表面320上。第二原生氧化物部分219-2可直接形成于栅极间隔物218a的外侧侧壁318a与栅极间隔物218b的外侧侧壁318b上。在一些其他实施例中，原生氧化物(未图示)可形成于硬掩模层214a的上表面217a与硬掩模层214b的上表面217b上。

如图1f所示的一些实施例，在源极/漏极结构220的上表面320上、栅极间隔物218a的外侧侧壁318a上、以及栅极间隔物218b的外侧侧壁318b上进行表面处理工艺360。在一些实施例中，表面处理工艺360包含等离子体预清洁工艺，以清洁(移除)原生氧化物219。表面处理工艺360(如等离子体预清洁工艺)可为非等向清洁(移除)工艺，因此在进行表面处理工艺后可部分地移除原生氧化物219。更特别的是，在第一原生氧化物部分219-1上进行的表面处理工艺360，不会影响第二原生氧化物部分219-2。在一些实施例中，进行表面处理工艺360，直到露出源极/漏极结构220的上表面320。在进行表面处理工艺360之后，可移除源极/漏极结构220其上表面320上的第一原生氧化物部分219-1，并保留栅极间隔物218a的外侧侧壁318a与栅极间隔物218b的外侧侧壁318b上的第二原生氧化物部分219-2。如此一来，在进行表面处理工艺360之后，原生氧化物219其第一原生氧化物部分219-1的厚度可接近0，而其第二原生氧化物部分219-2具有厚度t2。第二原生氧化物部分219-2的厚度，可作为第二原生氧化物部分219-2其外侧侧壁319，以及被对应第二原生氧化物部分219-2覆盖的栅极间隔物218a与218b其外侧侧壁318a与318b之间的距离。此外，第一原生氧化物部分219-1的厚度，小于第二原生氧化物部分219-2的厚度t2。应注意的是，在进行表面处理工艺360之后，原生氧化物219其第二原生氧化物部分219-2的厚度t2(见图1f)，可等于或小于表面处理工艺360之前的原生氧化物219的厚度t(见图1e)。

在一些其他实施例中，进行表面处理工艺360以部分地移除第一原生氧化物部分219-1。在进行表面处理工艺360之后，第一原生氧化物部分219-1的厚度小于第二原生氧化物部分219-2的厚度t2。

在一些实施例中，等离子体预清洁工艺可作为表面处理工艺360，其可采用工艺气体如氩、氮、氢/氦、氢、氨，或上述的组合。等离子体预清洁工艺采用的工艺气体，在射频/直流等离子体中的流速介于约10sccm至约1000sccm之间。等离子体预清洁工艺可采用的前驱物包括八氟环丁烷或四氟化碳。等离子体预清洁工艺的轰击能量介于约10ev至约1000ev之间。等离子体预清洁工艺的压力介于约100pa至约1000pa之间，且历时约30秒至约300秒之间。

如图1g所示的一些实施例，在进行表面处理工艺360之后，以薄膜沉积工艺顺应性地沉积接点蚀刻停止层221于源极/漏极结构220以及栅极间隔物218a与218b上。接触蚀刻停止层221可作为后续蚀刻工艺的蚀刻停止层，且蚀刻工艺设置以形成源极/漏极接点孔(未图示)。在一些实施例中，接点蚀刻停止层221包含相连的第一部分221-1与第二部分221-2。接点蚀刻停止层221的第一部分221-1可覆盖源极/漏极结构220的上表面320。此外，接点蚀刻停止层221的第二部分221-2可覆盖原生氧化物219的第二原生氧化物部分219-2其外侧侧壁319。接点蚀刻停止层221其第一部分221-1以第一沉积速率沉积于源极/漏极结构220的上表面320上，而接点蚀刻停止层221其第二部分221-2以第二沉积速率沉积于栅极间隔物218a与218b的外侧侧壁318a与318b上。接点蚀刻停止层221其第一部分221-1可由第一沉积速率沉积于源极/漏极结构220的上表面320上，而接点蚀刻停止层221其第二部分221-2可由第二沉积速率沉积于栅极间隔物218a与218b的外侧侧壁318a与318b上。应注意的是，在进行表面处理工艺360时可保留带正电荷的一些离子于源极/漏极结构220的上表面320上，且带电离子有助于增加接点蚀刻停止层221的沉积速率。如此一来，第一沉积速率可高于第二沉积速率。

沉积的接点蚀刻停止层221其第一部分221-1的厚度d1与第二部分221-2的厚度d2，可介于约1nm至约10nm之间。一些实施例在进行表面处理工艺360之后，沉积的接点蚀刻停止层221其第一部分221-1的厚度d1，不同于沉积的接点蚀刻停止层221其第二部分221-2的厚度d2。举例来说，在等离子体预清洁工艺之后，接点蚀刻停止层221其第一部分221-1的厚度d1大于接点蚀刻停止层221其第二部分221-2的厚度d2。接点蚀刻停止层221其第一部分221-1的厚度d1，与其第二部分221-2的厚度d2之间的差距大于或等于2nm。举例来说，接点蚀刻停止层221其第一部分221-1的厚度d1为约5nm，而接点蚀刻停止层221其第二部分221-2的厚度d2为约3nm。

在一些实施例中，接点蚀刻停止层221可为单层或多层。接点蚀刻停止层221的组成可为碳化硅、氮化硅、氮碳化硅、碳氧化硅、氮碳氧化硅、四乙氧基硅烷，或另一可行材料。在一些实施例中，接点蚀刻停止层221具有双层结构，其包含四乙氧基硅烷层形成于碳化硅层上。四乙氧基硅烷层比碳化硅层具有更高的防湿性。此外，碳化硅层作为粘着层，可改善下方的层状物与四乙氧基硅烷层之间的粘着性。在一些实施例中，接点蚀刻停止层221的形成方法为等离子体增强化学气相沉积工艺、低压化学气相沉积工艺、原子层沉积工艺、或另一可行工艺。

如图1h所示的一些实施例，在形成接点蚀刻停止层221之后，形成层间介电层222于鳍状结构204、虚置栅极结构215a与215b、栅极间隔物218a与218b、以及源极/漏极结构220上。层间介电层222可形成于接点蚀刻停止层221上，并可填入虚置栅极结构215a与215b之间的间隙。在一些实施例中，层间介电层222围绕虚置栅极结构215a与215b。

在一些实施例中，进行沉积工艺以形成层间介电层222于接点蚀刻停止层221上。之后进行平坦化工艺，使接点蚀刻停止层221、层间介电层222、栅极间隔物218a与218b、以及虚置栅极结构215a与215b的上表面齐平，如图1h所示。

在一些实施例中，层间介电层222的组成为氧化硅、未掺杂的硅酸盐玻璃、氟化硅酸盐玻璃、掺杂碳的硅酸盐玻璃、氮化硅、或氮氧化硅。在一些实施例中，层间介电层222的组成为极低介电常数的介电材料，其介电常数低于约2.5。当几何尺寸缩小，比如技术节点进展到30nm或更小时，极低介电常数的介电材料可使装置的电阻电容延迟最小化。在一些实施例中，极低介电常数的介电材料包含掺杂碳的氧化硅、非晶的氟化碳、聚对二甲苯、双苯并环丁烯、聚四氟乙烯、或碳氧化硅聚合物。在一些实施例中，极低介电常数的介电材料包含孔洞状的现有介电材料，比如孔洞状的氢倍半硅氧烷、孔洞状的甲基倍半硅氧烷、孔洞状的聚芳醚、孔洞状的silk、或孔洞状的二氧化硅。在一些实施例中，极低介电常数的介电材料其沉积方法为等离子体增强化学气相沉积工艺或旋转涂布工艺。

在一些实施例中，层间介电层222的沉积工艺包含等离子体增强化学气相沉积工艺、低压化学气相沉积工艺、原子层沉积工艺、旋转涂布工艺、或另一可行工艺。在一些实施例中，平坦化工艺包含化学机械研磨工艺、研磨工艺、蚀刻工艺、另一可行工艺、或上述的组合。

如图1i所示的一些实施例，在形成层间介电层222之后，进行移除工艺与后续的沉积工艺，可形成金属栅极结构256a与256b以取代虚置栅极结构215a与215b。在一些实施例中，栅极间隔物218a围绕的金属栅极结构256a，包含栅极介电层252a以及栅极介电层252a上的栅极层254a。与此类似，栅极间隔物218b围绕的金属栅极结构256b，包含栅极介电层252b以及栅极介电层252b上的栅极层254b。

在一些实施例中，栅极介电层252a与252b包含单层或多层。在一些实施例中，栅极介电层252a与252b为u形或矩形。在一些实施例中，栅极介电层252a与252b的组成为氧化硅、氮化硅、或高介电常数(介电常数大于7.0)的介电材料(如铪、铝、锆、镧、镁、钡、钛、铅、或上述的组合的氧化物或硅酸盐)。栅极介电层252a与252b的形成方法可包含分子束沉积、原子层沉积、等离子体增强化学气相沉积、或类似方法。

在一些实施例中，电极层254a与254b的组成为含金属材料，比如氮化钛、氮化钽、碳化钽、钴、钌、铝、上述的组合、或上述的多层，且其形成方法为沉积工艺如化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、有机金属化学气相沉积、或等离子体增强化学气相沉积。

在一些实施例中，功函数层(未图示)可形成于金属栅极结构256a与256b中。功函数层可包含n型功函数金属或p型功函数金属。p型功函数层可包含氮化钛、氮化钽、钌、钼、铝、氮化钨、锆硅、钼硅、钽硅、镍硅、其他合适的p型功函数材料，或上述的组合。n型功函数层可包含钛、银、钽铝、碳化钽铝、氮化钛铝、碳化钽、氮碳化钽、氮化钽硅、锰、锆、其他合适的n型功函数材料，或上述的组合。

如图1i所示的一些实施例，在形成金属栅极结构256a与256b之后，在源极/漏极结构220上形成源极/漏极硅化物层262，并形成源极/漏极硅化物层262上的接点插塞260。源极/漏极硅化物层262的形成方法可为蚀刻工艺、沉积工艺、与热退火工艺。在一些实施例中，进行蚀刻工艺以形成开口(未图示)，其露出源极/漏极结构220。进行沉积工艺以形成金属，其可与半导体材料(如硅或锗)反应以形成硅化物区或锗化物区于开口中。进行热退火工艺，使沉积的金属与源极/漏极结构220反应形成源极/漏极硅化物层262。在热退火工艺后，移除未反应的金属。

之后可经由沉积工艺与后续的平坦化工艺如化学机械研磨，以形成接点插塞260填入露出源极/漏极结构220的开口(未图示)。在一些实施例中，接点插塞260的组成为导电材料如铜、铝、钨、钛、氮化钛、钽、氮化钽、或另一可行材料，且其形成方法可为任何合适的沉积方法如物理气相沉积、化学气相沉积、原子层沉积、或镀制法(如电镀)。

在进行上述工艺后，形成鳍状场效晶体管500a与鳍状场效晶体管500b于鳍状结构204上。此外，如图1i所示的一些实施例，形成包含鳍状场效晶体管500a与鳍状场效晶体管500b的半导体结构600a。

在一些实施例中，用以形成半导体结构600a的方法在形成接点蚀刻停止层221之前，采用等离子体预清洁工艺作为表面处理工艺360，以移除源极/漏极结构220的上表面320上的原生氧化物(如第一原生氧化物部分219-1)。在进行等离子体预清洁工艺之后，正电荷将保留于源极/漏极结构220的上表面320上。如此一来，在源极/漏极结构220上的接点蚀刻停止层221其第一部分221-1的沉积速率，高于栅极间隔物218a与218b的外侧侧壁318a与318b上的接点蚀刻停止层221其第二部分221-2的沉积速率。在维持源极/漏极结构220上的接点蚀刻停止层221其厚度(比如第一部分221-1的厚度d1)时，可减少栅极间隔物218a与218b上的接点蚀刻停止层221其厚度(比如第二部分221-2的厚度d2)。栅极间隔物218a与218b的外侧侧壁319上的接点蚀刻停止层221的厚度减少，有助于降低接点插塞260与相邻的鳍状场效晶体管500a与500b的金属栅极结构之间的寄生电容。源极/漏极结构220上的接点蚀刻停止层221的厚度可维持在足够数值，以在接点孔蚀刻工艺中保护源极/漏极结构220。

图2为一些实施例中，半导体结构600b的剖视图。半导体结构600b的材料、设置、结构及/或形成工艺，可与半导体结构600a的材料、设置、结构及/或形成工艺类似或相同，在此不重述细节。半导体结构600a与半导体结构600b之间的差异之一，在形成源极/漏极结构220之前，半导体结构600b包含栅极间隔物418a与418b形成于鳍状结构204与栅极间隔物218a与218b上。表面处理工艺360有助于减少栅极间隔物218a与218b其外侧侧壁319上的接点蚀刻停止层221其厚度。如此一来，可增大鳍状场效晶体管500a的金属栅极结构256a与鳍状场效晶体管500b的金属栅极结构256b之间的空间，以用于形成额外的栅极间隔物418a与418b。栅极间隔物418a与418b以及栅极间隔物218a与218b的组成可为低介电常数(介电常数小于5)的介电材料，并合并形成复合的栅极间隔物结构。栅极间隔物418a与418b有助于增加低介电常数的复合栅极间隔物结构的总厚度。如此一来，可消除相邻的鳍状场效晶体管之间的漏电流问题。此外，栅极间隔物418a与418b可改善半导体结构600b中所用的环形振荡器其交流电增益。

图3a至图3d为一些实施例中，在进行图1e所示的阶段后用以形成半导体结构600c的工艺其多种阶段的剖视图。半导体结构600c的材料、设置、结构及/或形成工艺，可与半导体结构600a的材料、设置、结构及/或形成工艺类似或相同，在此不重述细节。

在形成源极/漏极结构220之后，原生氧化物219可形成于源极/漏极结构220、栅极间隔物218a、与栅极间隔物218b上(见图1e)。如图3a所示的一些实施例，之后在源极/漏极结构220的上表面320上、栅极间隔物218a的外侧侧壁318a上、以及栅极间隔物218b的外侧侧壁318b上进行表面处理工艺362。在一些实施例中，表面处理工艺362包含等向蚀刻工艺，以等向地清洁(移除)原生氧化物219。如此一来，可均匀地移除原生氧化物219的不同部分，以形成第一原生氧化物部分219-1a于源极/漏极结构220上，并形成第二原生氧化物部分219-2a于栅极间隔物218a与218b的外侧侧壁318a与318b上。在进行表面处理工艺362(如等向蚀刻工艺)之后，原生氧化物219其第一原生氧化物部分219-1a的厚度t3，可与其第二原生氧化物部分219-2a的厚度t4相同。在一些其他实施例中，第一原生氧化物部分219-1a的厚度t3大于第二原生氧化物部分219-2a的厚度t4。应注意的是，在进行等离子体预清洁工艺362之后，第一原生氧化物部分219-1a的厚度t3与第二原生氧化物部分219-2a的厚度t4，可能小于表面处理工艺362之前的原生氧化物219的厚度t(见图1e)。

在一些实施例中，采用稀氢氟酸进行表面处理工艺362。此外，在进行表面处理工艺362之后，包含碳及/或氟的杂质363可保留于第一原生氧化物部分的侧壁上。

如图3b所示的一些实施例，在进行表面处理工艺362之后，以薄膜沉积工艺顺应性地沉积接点蚀刻停止层221于源极/漏极结构220以及栅极间隔物218a与218b上。在一些实施例中，接点蚀刻停止层221包含相连的第一部分221-1a与第二部分221-2a。接点蚀刻停止层221其第一部分221-1a以第一沉积速率沉积于源极/漏极结构220的上表面320上，而接点蚀刻停止层221其第二部分221-2a以第二沉积速率沉积于栅极间隔物218a与218b的外侧侧壁318a与318b上。第一沉积速率可不同于第二沉积速率。应注意的是，栅极间隔物218a与218b的外侧侧壁318a与318b上的杂质363(如碳原子及/或氟原子)，可化学键结至栅极间隔物218a与218b的氮原子。杂质363与栅极间隔物218a与218b之间的化学键结，对接点蚀刻停止层221的沉积工艺的成核与成长速率动力学可能有负面影响。如此一来，第二沉积速率可低于第一沉积速率。

在一些实施例中，接点蚀刻停止层221其第一部分221-1a的厚度d3，与其第二部分221-2a的厚度d4可介于约1nm至约10nm之间。在进行表面处理工艺360之后，沉积的接点蚀刻停止层221其第一部分221-1a的厚度d3，可与沉积的接点蚀刻停止层221其第二部分221-2a的厚度d4不同。举例来说，在进行表面处理工艺362之后，接点蚀刻停止层221其第一部分221-1a的厚度d3，可大于其第二部分221-2a的厚度d4。接点蚀刻停止层221其第一部分221-1a的厚度d3，与其第二部分221-2a的厚度d4之间的差距大于或等于2nm。举例来说，接点蚀刻停止层221其第一部分221-1a的厚度d3为约5nm，而接点蚀刻停止层221其第二部分221-2a的厚度d4为约3nm。

如图3c所示的一些实施例，在形成接点蚀刻停止层221之后，形成层间介电层222于接点蚀刻停止层221上。图3c所示的层间介电层222的材料、设置、结构及/或形成工艺，可与图1h所示的层间介电层222的材料、设置、结构及/或形成工艺类似或相同，在此不重述细节。

在形成层间介电层222之后，形成金属栅极结构256a与256b以取代虚置栅极结构215a与215b。如图3d所示的一些实施例，之后形成源极/漏极硅化物层262与接点插塞260。图3d所示的金属栅极结构256a与256b、源极/漏极硅化物层262、与接点插塞260的材料、设置、结构及/或形成工艺，可与图1i所示的金属栅极结构256a与256b、源极/漏极硅化物层262、与接点插塞260的材料、设置、结构及/或形成工艺类似或相同，在此不重述细节。

如图3d所示的一些实施例，在进行前述工艺后，可形成包含鳍状场效晶体管500a与鳍状场效晶体管500b的半导体结构600c。

在一些实施例中，半导体结构600c的形成方法采用等向蚀刻工艺作为表面处理工艺362，可在形成接点蚀刻停止层221之前均匀地移除原生氧化物219。在进行等向蚀刻工艺之后，保留于栅极间隔物218a与218b上的杂质363(比如碳及/或氟原子)可化学键结至栅极间隔物218a与218b的氮原子。如此一来，在栅极间隔物218a与218b的外侧侧壁318a与318b上的接点蚀刻停止层221其第二部分221-2a的沉积速率，低于源极/漏极结构220上的接点蚀刻停止层221其第一部分221-1a的沉积速率。

在维持源极/漏极结构220上的接点蚀刻停止层221其厚度(比如第一部分221-1a的厚度d3)时，可减少栅极间隔物218a与218b上的接点蚀刻停止层221其厚度(比如第二部分221-2a的厚度d4)。栅极间隔物218a与218b的外侧侧壁319上的接点蚀刻停止层221的厚度减少，有助于降低接点插塞260与相邻的鳍状场效晶体管500a与500b的金属栅极结构256a与256b之间的寄生电容。源极/漏极结构220上的接点蚀刻停止层221的厚度可维持在足够数值，以在接点孔蚀刻工艺中保护源极/漏极结构220。

图4为一些实施例中，半导体结构600d的剖视图。半导体结构600d的材料、设置、结构及/或形成工艺，可与半导体结构600c的材料、设置、结构及/或形成工艺类似或相同，在此不重述细节。半导体结构600c与半导体结构600d之间的差异之一，包含在形成源极/漏极结构220之前，形成栅极间隔物418a与418b于鳍状结构204以及栅极间隔物218a与218b上。半导体结构600d的优点可与半导体结构600c的优点类似，在此不重述细节。

提供半导体结构(如半导体结构600a、600b、600c、与600d)与其形成方法的实施例。用以形成半导体结构的方法包含形成栅极结构(如虚置栅极结构215a与215b以及金属栅极结构256a与256b)于鳍状结构204上。方法还包含形成第一栅极间隔物(如栅极间隔物218a与218b)于鳍状结构上以及栅极结构其两侧的侧壁(如侧壁315a与315b)上。方法还包括形成源极/漏极结构220于鳍状结构中，且源极/漏极结构与第一栅极间隔物的外侧侧壁(如外侧侧壁318a与318b)相邻。方法还包含在源极/漏极结构220的上表面320上以及第一栅极间隔物的外侧侧壁上进行表面处理工艺(如表面处理工艺360与362)。方法还包含沉积接点蚀刻停止层221于源极/漏极结构与第一栅极间隔物上。接点蚀刻停止层其第一部分(如第一部分221-1与221-1a)，以第一沉积速率沉积于源极/漏极结构的上表面上。接点蚀刻停止层其第二部分(如第二部分221-2与221-2a)，以第二沉积速率沉积于第一栅极间隔物的外侧侧壁上。在维持源极/漏极结构上的接点蚀刻停止层厚度时，可减少栅极间隔物上的接点蚀刻停止层厚度。减少栅极间隔物的外侧侧壁上的接点蚀刻停止层厚度，有助于减少接点插塞与相邻的鳍状场效晶体管的金属栅极结构之间的寄生电容。源极/漏极结构上的接点蚀刻停止层厚度足以在接点孔蚀刻工艺中，保护源极/漏极结构。

提供半导体结构与其形成方法的实施例。方法包含形成栅极结构于鳍状结构上。方法还包含形成第一栅极间隔物于栅极结构其两侧的侧壁上。方法还包括形成源极/漏极结构于鳍状结构中，且源极/漏极结构与第一栅极间隔物相邻。方法还包含在源极/漏极结构的上表面上以及第一栅极间隔物的外侧侧壁上进行表面处理工艺。方法还包含沉积接点蚀刻停止层于源极/漏极结构与第一栅极间隔物上。接点蚀刻停止层其第一部分，以第一沉积速率沉积于源极/漏极结构的上表面上。接点蚀刻停止层其第二部分，以第二沉积速率沉积于第一栅极间隔物的外侧侧壁上。在维持源极/漏极结构上的接点蚀刻停止层厚度时，可减少栅极间隔物上的接点蚀刻停止层厚度。接点插塞与相邻的鳍状场效晶体管的金属栅极结构之间的寄生电容可减少。源极/漏极结构上的接点蚀刻停止层厚度足以在接点孔蚀刻工艺中，保护源极/漏极结构。

在一些实施例中，提供半导体结构的形成方法。上述方法包括形成栅极结构于鳍状结构上。上述方法还包括形成多个第一栅极间隔物于鳍状结构上与栅极结构其两侧的侧壁上。上述方法还包括形成多个源极/漏极结构于鳍状结构中，且源极/漏极结构与第一栅极间隔物的外侧侧壁相邻。上述方法还包括在源极/漏极结构的上表面与第一栅极间隔物的外侧侧壁上进行表面处理工艺。上述方法还包括沉积接点蚀刻停止层于源极/漏极结构与第一栅极间隔物上。接点蚀刻停止层的第一部分以第一沉积速率沉积在源极/漏极结构的上表面上。接点蚀刻停止层的第二部分以第二沉积速率沉积在第一栅极间隔物的外侧侧壁上。

在一些实施例中，上述方法在进行表面处理工艺之后，接点蚀刻停止层其第一部分的第一厚度不同于其第二部分的第二厚度。

在一些实施例中，上述方法进行表面处理工艺以移除原生氧化物，且原生氧化物包括：直接形成于源极/漏极结构的上表面上的第一原生氧化物部分；以及直接形成于第一栅极间隔物的外侧侧壁上的第二原生氧化物部分。

在一些实施例中，上述方法的表面处理工艺为等离子体预清洁工艺，且第一沉积速率大于第二沉积速率。

在一些实施例中，上述方法在进行表面处理工艺之后，第一原生氧化物部分的厚度小于第二原生氧化物部分的厚度。

在一些实施例中，上述方法的等离子体预清洁工艺采用的工艺气体包含氩、氮、氢与氦、氢、氨、或上述的组合，其中等离子体预清洁工艺的工艺气体在射频/直流等离子体中的流速介于约10sccm至约1000sccm之间，其中等离子体预清洁工艺的前驱物包括八氟环丁烷或四氟化碳，其中等离子体预清洁工艺的轰击能量介于约10ev至约1000ev之间，其中等离子体预清洁工艺的压力介于约100pa至约1000pa之间，且历时约30秒至约300秒之间。

在一些实施例中，上述方法的表面处理工艺为等向蚀刻工艺，且第二沉积速率小于第一沉积速率。

在一些实施例中，上述方法的等向蚀刻工艺采用稀氢氟酸。

在一些实施例中，上述方法在进行表面处理工艺后，保留杂质于第一原生氧化物部分的侧壁上，且杂质包含碳及/或氟。

在一些实施例中，上述方法还包括形成层间介电层结构于鳍状结构、栅极结构、第一栅极间隔物、与源极/漏极结构上；形成金属栅极结构以置换栅极结构；以及形成接点插塞于源极/漏极结构上。

在一些实施例中，上述方法还包括在形成源极/漏极结构之前，形成第二栅极间隔物于鳍状结构与第一栅极间隔物上。

在一些实施例中，提供半导体结构的形成方法。上述方法包括形成第一栅极结构于鳍状结构上。上述方法还包括形成第一栅极间隔物于鳍状结构上与第一栅极结构其两侧的侧壁上。上述方法还包括形成源极/漏极结构于鳍状结构中，且源极/漏极结构与第一栅极间隔物的外侧侧壁相邻。上述方法还包括在源极/漏极结构的上表面与第一栅极间隔物的外侧侧壁上进行表面处理工艺。上述方法还包括形成接点蚀刻停止层于源极/漏极结构与第一栅极间隔物上。接点蚀刻停止层包括：第一部分，覆盖源极/漏极结构的上表面；以及第二部分，覆盖第一栅极间隔物的外侧侧壁。接点蚀刻停止层其第一部分的第一厚度不同于接点蚀刻停止层其第二部分的第二厚度。

在一些实施例中，上述方法的接点蚀刻停止层其第一部分以第一沉积速率沉积，而接点蚀刻停止层其第二部分以第二沉积速率沉积，且第一沉积速率不同于第二沉积速率。

在一些实施例中，上述方法进行表面处理工艺以移除原生氧化物，且原生氧化物包括：直接形成于源极/漏极结构的上表面上的第一原生氧化物部分；以及直接形成于第一栅极间隔物的外侧侧壁上的第二原生氧化物部分。

在一些实施例中，上述方法的表面处理工艺为等离子体预清洁工艺，且进行表面处理工艺直到露出源极/漏极结构的上表面。上述方法在进行表面处理工艺之后，保留第一栅极结构的外侧侧壁上的第二原生氧化物部分。

在一些实施例中，上述方法的等向蚀刻工艺采用稀氢氟酸，且在进行表面处理工艺后保留杂质于第一原生氧化物部分的侧壁上，且杂质包含碳及/或氟。

在一些实施例中，上述方法还包括在形成源极/漏极结构之前，形成第二栅极间隔物于鳍状结构与第一栅极间隔物上；形成层间介电层结构于鳍状结构、栅极结构、第一栅极间隔物、与源极/漏极结构上；移除栅极结构以形成沟槽；形成金属栅极结构于沟槽中；以及形成接点插塞于源极/漏极结构上。

在一些实施例中，提供半导体结构。半导体结构包括鳍状结构上的栅极结构、第一栅极间隔物、源极/漏极结构、与接点蚀刻停止层。第一栅极间隔物位于鳍状结构上与栅极结构的侧壁上。源极/漏极结构位于鳍状结构中并与第一栅极间隔物的外侧侧壁相邻。接点蚀刻停止层位于源极/漏极结构与第一栅极间隔物上。接点蚀刻停止层其第一部分覆盖源极/漏极结构的上表面，且其第二部分覆盖第一栅极间隔物的外侧侧壁。接点蚀刻停止层其第一部分的第一厚度，大于接点蚀刻停止层其第二部分的第二厚度。

在一些实施例中，上述半导体结构还包括第二栅极间隔物于鳍状结构与第一栅极间隔物上。

在一些实施例中，上述半导体结构还包括：原生氧化物，位于第一栅极间隔物与接点蚀刻停止层之间，其中原生氧化物包括：第一原生氧化物部分，直接形成于源极/漏极结构的上表面上；以及第二原生氧化物部分，直接形成于第一栅极间隔物的外侧侧壁上，其中第一原生氧化物部分的厚度不同于第二原生氧化物部分的厚度。

本发明已以数个实施例公开如上，以利本技术领域中具有通常知识者理解本发明。本技术领域中具有通常知识者可采用本发明为基础，设计或调整其他工艺与结构，用以实施实施例的相同目的，及/或达到实施例的相同优点。本技术领域中具有通常知识者应理解上述等效置换并未偏离本发明的精神与范畴，并可在未偏离本发明的精神与范畴下进行这些不同的改变、置换、与调整。