发光二极管结构的制作方法

本发明涉及一种发光二极管结构，特别是涉及一种具有图案化基板的发光二极管结构。

背景技术：

发光二极管(lightemittingdiode,led)结构为一固态照明元件，其优点为功耗低，产生的热能低，工作寿命长，防震，体积小，反应速度快和具有良好的光电特性，例如稳定的发光波长。因此发光二极管被广泛应用于家用电器，设备指示灯，及光电产品等。其利用p-n结(接面)中的电子-空穴对的再结合(recombination)来产生电磁辐射(例如光)。

近年来，节能减碳的议题益受重视，发光二极管结构在背光及照明的应用领域更显重要，各种增加发光二极管光摘出效率的方法被一一提出。欲增进光摘出效率可以通过几个方式，改善外延成长的品质，通过增加电子和空穴结合的机率，提升内部量子效率(iqe)为其中一方式。然而，发光二极管结构的发光效率提升为本领域技术人员持续改善提升的标的。

技术实现要素：

本发明的一些实施例提供了一种发光二极管结构。上述发光二极管结构包含半导体叠层。上述半导体叠层包含第一半导体层、活性层及第二半导体层。其中活性层设置于第一半导体层及第二半导体层之间，且半导体叠层具有第一区域及相邻第一区域的第二区域，第二区域较第一区域有较高的外延缺陷密度，且第二区域内不具活性层。

本发明的一些实施例提供了一种发光二极管结构。上述发光二极管结构包含半导体叠层。上述半导体叠层包含第一半导体层、活性层及第二半导体层，其中活性层设置于第一半导体层及第二半导体层之间。半导体叠层具有第一区域及相邻第一区域的第二区域，第二区域较第一区域有较高的外延缺陷密度。上述发光二极管结构也还包含绝缘层，其覆盖一部分的半导体叠层，且绝缘层的位置对应于第二区域。

附图说明

图1为根据本发明一些实施例，发光二极管结构的剖面示意图。

图2a为根据本发明一些实施例，如图1所示的基板及图案化结构的局部上视图。

图2b为根据本发明一些实施例，如图1所示的发光二极管结构的局部上视图。

图3为根据本发明一些实施例，发光二极管结构的剖面示意图。

图4为根据本发明一些实施例，发光二极管结构的剖面示意图。

主要元件符号说明

100a-100c发光二极管结构

110基板

120缓冲层结构

130图案化结构

134、134’突出部

136、136’顶部

140、140’、140”半导体叠层

140a第一区域

140b第二区域

150、150’、150”第一半导体层

160、160’、160”活性层

170、170’、170”第二半导体层

180绝缘层

180a、180b间隔物

190透明导电层

200a、200b导电垫

210阻挡层

210a、210b阻挡块

220、230孔洞

d缺陷

h1、h2直径

r区域

具体实施方式

以下本发明的详细描述揭露提供了许多的实施例或范例，用于实施所提供的发光二极管结构的不同元件。各元件和其配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在不同的范例中重复使用相同的参考数字及/或字母。如此重复是为了简明和清楚，而非用以表示所讨论的不同实施例之间的关系。

以下描述实施例的一些变化。在不同图式和说明的实施例中，相似的元件符号被用来标明相似的元件。可以理解的是，在方法的前、中、后可以提供额外的步骤，且一些叙述的步骤可为了该方法的其他实施例被取代或删除。

参阅图1，图1为根据本发明一些实施例中发光二极管结构100a的剖面示意图。如图1所示，发光二极管结构100a包含基板110。基板110上方形成有半导体叠层140。在一些实施例，基板110为蓝宝石基板。在一些实施例，基板110可为半导体基底，例如块材(bulk)半导体。基板110可以是晶片，例如为硅晶片。基板110可为半导体材料，其可包含硅、锗；基板110还可为化合物半导体，其包含氮化铝、氮化镓、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；基板110还可为合金半导体，其包含sige、gaasp、alinas、algaas、gainas、gainp及/或gainasp或上述组合。

在一些实施例，如图1所示，图案化结构130设置于基板110上方。图案化结构130包含多个突出部134，以规则或非规则的方式间隔地排列于基板110上。图案化结构130是设置在后续形成半导体叠层140时，使外延缺陷集中，以提高半导体叠层140的品质，改善发光二极管结构100a的发光效率。此外，从半导体叠层140发射的光可以被图案化结构130所折射，从而提高发光二极管结构100a的亮度。

在一些实施例，突出部134的材料包含透明绝缘材料，例如二氧化硅、氧化硅或其他适合的材料。在一些实施例，先沉积一透明绝缘材料层于基板110上，之后通过光刻制作工艺、蚀刻制作工艺及其他适合的制作工艺来图案化透明绝缘材料层，以形成图案化结构130。图案化结构130的突出部134可为具有多边形底面的平台结构、半球形结构、圆锥状结构、角锥状结构、或多角形结构(polygonalstructure)等。上述光刻制作工艺包含光致抗蚀剂涂布(例如，自旋涂布)、软烤、掩模对准、曝光、曝光后烤、光致抗蚀剂显影、清洗、干燥(例如，硬烤)、其他适合制作工艺或其组合来形成。光刻制作工艺也可通过无掩模光刻、电子束写入、离子束写入或分子压印(molecularimprint)替代。蚀刻制作工艺包含干蚀刻、湿蚀刻或其他蚀刻方法(例如，反应式离子蚀刻)。上述蚀刻制作工艺也可以是纯化学蚀刻(电浆蚀刻)、纯物理蚀刻(离子研磨)或其组合。

在一些实施例，图案化结构130可通过蚀刻基板110而形成。例如通过非等向性蚀刻制作工艺或其他蚀刻制作工艺来蚀刻基板110，使得基板110的上表面形成图案化结构130。图案化结构130的突出部134为具有多边形底面的平台结构、半球形结构、圆锥状结构、角锥状结构、或多角形结构(polygonalstructure)等。在一些实施例，图案化结构130可通过结合上述两种方法来形成。例如，先通过蚀刻制作工艺来蚀刻基板110，再将透明绝缘材料层形成在蚀刻后的基板110上；接着，再将透明绝缘材料层图案化。或者先形成透明绝缘材料层在基板110上，接着蚀刻透明绝缘材料，在蚀刻透明绝缘材料的步骤中同时蚀刻基板110。使得图案化结构130的突出部134包含两种以上的材料，例如其底部为基板110的材料，而上部为透明绝缘材料。同样地，图案化结构130的突出部134为具有多边形底面的平台结构、半球形结构、圆锥状结构、角锥状结构、或多角形结构(polygonalstructure)等。

在一些实施例，突出部134为圆锥形，但本发明并不以此为限。在其他实施例，突出部134的剖面包含梯形或其他形状。如图1所示，当突出部134的顶部136为锥状时，对于后续形成的半导体叠层140的缺陷d的集中有较好的效果。

如图1所示，发光二极管结构100a包含半导体叠层140于基板110及图案化结构130上方。半导体叠层140由下往上依序包含缓冲结构120、第一半导体层150、活性层160及第二半导体层170，其中活性层160介于第一半导体层150及第二半导体层170之间。缓冲结构120形成于基板110及图案化结构130的上方，并覆盖基板110的上表面。在一些实施例，缓冲结构120可减小基板110与半导体叠层140之间的晶格不匹配并抑制错位，从而改善外延品质。其材料包含iii-v族材料，例如为aln、algan、alinn、alingan、gan或其他适合的材料。缓冲结构120可为单一层或是多个子层(图未示)所组成的叠层。子层包括相同材料或不同材料。在一些实施例，缓冲结构120的材料为未掺杂氮化铝镓(u-algan)。

第一半导体层150和第二半导体层170可为两个单层结构或两个多层结构(多层结构指两层或两层以上)。在本发明的一实施例中，第一半导体层150和第二半导体层170，例如为包覆层(claddinglayer)或局限层(confinementlayer)，具有不同的导电型态、电性、极性或用于提供电子或空穴的掺杂的元素，使第一半导体层150和第二半导体层170分别能提供电子或空穴。在一些实施例，第一半导体层150的导电型态为n型，第二半导体层170的导电型态为p型。第一半导体层150及第二半导体层170的材料包含氮化铝镓(alxga1-xn,0<x<1)、氮化铝(aln)、氮化镓(gan)、氮化铟镓(inyga1-yn,0<y<1)、氮化铝铟镓(inpgaqal1-p-qn,0<p<1,0<q<1,0<1-p-q<1)或其他适合的材料。在一些实施例，第一半导体层150为n型氮化铝镓(n-algan)，第二半导体层170为p型氮化铝镓(p-algan)。第一半导体层150及第二半导体层170可通过有机金属化学气相沉积(metalorganicchemicalvapordeposition；mocvd)、液相外延(liquidphaseepitaxy；lpe)、分子束外延(molecularbeamepitaxy；mbe)、氢化物气相外延(hydridevaporphaseepitaxy；hvpe)或离子镀，例如溅镀或蒸镀等方式形成。

活性层160设置于第一半导体层150及第二半导体层170之间。活性层160可包含同质结(homojunction)、异质结(heterojunction)、单一量子阱(single-quantumwell；sqw)、多重量子阱(multiple-quantumwell；mqw)或其它类似的结构。在一些实施例，活性层160包含未掺杂的n型inxga(1-x)n。在其它实施例中，活性层160可包含例如alxinyga(1-x-y)n。再者，活性层160的形成方式可包含金属有机物化学气相沉积法、分子束外延法、氢化物气相外延法、液相外延法或其它适当的化学气相沉积法方式。可通过改变半导体叠层140中一个或多个层的物理特性和化学组成，来调整发光二极管结构100a及/或半导体叠层140所发出的光的波长

如图1所示，由于半导体叠层140与基板110之间的材料晶格不匹配，因此在外延制作工艺形成半导体叠层140时，在其中容易产生缺陷d。在一实施例中，如图1所示，缺陷d由相邻两个突出部134之间的区域r向上延伸。当外延品质不佳时，缺陷d可能穿过缓冲结构120、第一半导体层150、活性层160及第二半导体层170，及/或是由突出部134的顶部136向上延伸。此外，由于设置了图案化结构130，缺陷d集中地形成在对应突出部134的顶部136的上方，以及/或形成在相邻两个突出部134之间的区域r的上方。在另一实施例中，突出部134为具有多边形底面的平台结构，即，突出部134的顶部136为一平面时，同样地，缺陷d还可集中对应地形成在顶部136的上方。

在此，可将半导体叠层140区分为第一区域140a及与其相邻的第二区域140b。第一区域140a可以被定义为半导体叠层140之中，含有较少的缺陷d，或实质上不含有缺陷d的区域。相对于此，第二区域140b则可以被定义为半导体叠层140之中，含有较多的缺陷d的区域。也就是说，第二区域140b为缺陷d分布密度较高、或是缺陷d集中分布的区域。图1所示的第一区域140a及第二区域140b的分布范围仅为示例，本发明并不加以限定。更具体而言，可将第一区域140a及第二区域140b划分成更多区域，其中半导体叠层140中不含缺陷d的部分将其定义为第一区域140a，将半导体叠层140中含有缺陷d的部分将其定义为第二区域140b。

如图1所示，第二区域140b是半导体叠层140之中对应于顶部136的上方及/或区域r上方的部分。在一些实施例中，第二区域140b是半导体叠层140之中对应于顶部136的上方部分，其余部分为第一区域140a。

在一些实施例，如图1所示，绝缘层180形成于半导体叠层140的上方。在一些实施例，绝缘层180包含间隔物180a及间隔物180b，其分别对应地设置在顶部136的正上方及区域r的正上方。在一些实施例，绝缘层180的材料包含氧化硅(sio2)、氧化钛(tio2)、氮化硅(si3n4)、氮氧化硅(sion)、氮碳化硅(sicn)或其他绝缘材料。在一些实施例，绝缘层180通过将上述材料以物理气相沉积法(physicalvapordeposition,pvd)、化学气相沉积法(chemicalvapordeposition,cvd)、原子层沉积法(atomiclayerdeposition,ald)、涂布(coating)、溅镀(sputtering)或其他沉积方法形成在第二半导体层170上方，之后通过光刻制作工艺及蚀刻制作工艺图案化，而形成间隔物180a于顶部136的上方及间隔物180b于区域r的上方。在一些实施例，形成间隔物180a及/或间隔物180b于第二区域140b的上方，使得由上视(图)观看时，绝缘层180能覆盖大部分的缺陷d。在一些实施例，绝缘层180覆盖大于约80％的缺陷d。在一些实施例，绝缘层180覆盖大于约90％的缺陷d。

如图1所示，透明导电层190形成于绝缘层180上方。透明导电层190可帮助电流横向扩散并传递至半导体叠层140，使得第一半导体层150和第二半导体层170产生电子及空穴。透明导电层190覆盖第二半导体层170、间隔物180a及间隔物180b的上表面。在一些实施例，透明导电层190的材料为透明导电材料，例如为铟锡氧化物(ito)、氧化锡(to)、氧化锌(zno)、氧化铟锌(izo)、氧化铟镓锌(igzo)、氧化铟锡锌(itzo)、氧化锑锡(ato)、氧化锑锌(azo)、石墨烯(graphene)、上述的组合或其它任何适合的透明导电氧化物材料。在一些实施例，透明导电层190可通过溅镀或其他方法形成。

发光二极管结构100a包含设置于第一半导体层150上的导电垫200a和设置于透明导电层190上方的导电垫200b。导电垫200a与第一半导体层150电性连接，且导电垫200b与第二半导体层170电性连接并覆盖一部分的透明导电层190。在一些实施例，先以蚀刻制作工艺去除第一半导体层150、活性层160、第二半导体层170的一部分，以露出第一半导体层150部分的上表面，并在第一半导体层150露出的上表面上形成导电垫200a。导电垫200a和200b可与其他电子元件(未绘示)或线路(未绘示)电性连接，由此接收电流，使发光二极管结构100a运作。导电垫200a和200b由铬、钨、铝、铜、铂、金、钯、钛、铑、其他适合的材料，或上述组合形成。此外，导电垫200a和200b可通过使用物理气相沉积法、化学气相沉积法、原子层沉积法、涂布、溅镀或其他适合的技术形成。

当电流通过导电垫200a、200b注入发光二极管结构100a后，经透明导电层190以水平方向扩散，并在半导体叠层内进行垂直方向的传递。本实施例采用图案化结构130，使得其上方半导体叠层140中的缺陷d集中形成在突出部134的顶部136的上方，及/或区域r中。再通过设置绝缘层180(例如间隔物180a及/或间隔物180b)于对应缺陷d较多、较集中的第二区域140b的上方，可以减少电流传递至半导体叠层140中缺陷较多的第二区域140b，以避免电子在第二区域140b被缺陷d捕捉，因此增加电子及空穴在外延品质较佳(缺陷较少的地方)的第一区域140a内结合的机率。如此，可以提升发光二极管结构100a的发光效率。

参阅图2a，图2a为根据本发明一些实施例，如图1所示的基板110及图案化结构130的局部上视图。在一些实施例，图案化结构130具有圆锥形。在一些实施例，每一个突出部134与其它六个突出部134相邻。值得注意的是：图案化结构130如前述可具有其他的形状。另外，图2a所绘示的图案化结构130的排列方式仅为示例，例如，图案化结构130可具有不规则排列的排列方式。

参阅图2b，图2b为根据本发明一些实施例，如图1所示的发光二极管结构100a的局部上视图。值得注意的是：为了清楚地表示间隔物180a和180b的配置，图2b仅绘示间隔物180a、间隔物180b和第二半导体层170。如图2b所示，间隔物180b的开口露出第二半导体层170一部分的上表面。对应图1、图2a及图2b可以得知间隔物180a对应地设置在突出部134的顶部136的上方，而间隔物180b对应地设置在区域r的上方。在一些实施例，间隔物180a被间隔物180b围绕。在另一些实施例，当缺陷d仅集中在顶部136的正上方时，绝缘层180不包含间隔物180b，意即，在半导体叠层140中区域r的正上方不设置绝缘层180。

在一些实施例，第二半导体层170中未被绝缘层180覆盖的区域的面积与绝缘层180覆盖的区域的面积比介于约70:30至约85:15的范围间。在一些情况，若绝缘层180覆盖的区域大于第二半导体层170整体面积的30％，则可能影响发光二极管结构的亮度。

在一些实施例，间隔物180a由上视(图)来看为圆形，其直径h1可视缺陷d集中在顶部136上方的程度来决定。间隔物180b的开口的直径h2介于约2μm至约3μm的范围。在一些实施例，间隔物180a由上视图所示的形状为矩形、正方形、圆形、椭圆形、三角形或其他形状。间隔物180a及间隔物180b的大小可以依据图案化结构130的分布、形状、大小等态样而改变，本实施例并不以此为限。

参阅图3，图3为根据本发明一些实施例中发光二极管结构100b的剖面示意图。发光二极管结构100b与发光二极管结构100a相似，其中之一的不同处在于，发光二极管结构100b的图案化结构130’剖面形状与发光二极管结构100a的图案化结构130不同。如图3所示，图案化结构130’的突出部134’具有平坦的上表面，其剖面形状为梯形。并且，与顶部136相似，缺陷d可集中对应地形成在顶部136’的上方。然而，本实施例的突出部134’形状并不限于此，前述的突出部134的结构皆可适用。另外，发光二极管结构100b与发光二极管结构100a的其中之一的不同处在于，在外延形成半导体叠层140”后，执行一蚀刻制作工艺，以移除一部分的第一半导体层、活性层及第二半导体层的材料，形成第一半导体层150”、活性层160”、第二半导体层170”及孔洞230。

在一些实施例，如图3所示，执行蚀刻制作工艺，移除位于第二区域140b内的部分的第一半导体层、活性层及第二半导体层，使得孔洞230形成在第二区域140b内。孔洞230由半导体叠层140”的表面依序穿过第二半导体层170”、活性层160”及部分的第一半导体层150”。在此实施例，半导体叠层140”在对应第二区域140b内，不具有活性层160”及第二半导体层170”。即，在区域r及/或顶部136’的上方，大致上不具有活性层160”及第二半导体层170”。在一些实施例，可在孔洞230内填入适合的填充材料，使得透明导电层190不填入孔洞230内。

上述的蚀刻制作工艺包含干蚀刻或湿蚀刻。于本实施例中，可通过预先掩模设定第二半导体层170”、活性层160”及部分的第一半导体层150”的待蚀刻区域，再以干蚀刻进行蚀刻移除。

在本实施例，通过蚀刻制作工艺移除部分的第一半导体层150”、活性层160”及第二半导体层170”，可以使第二区域140b内不具有活性层160”及第二半导体层170”。由于在半导体叠层140”中，活性层160”及第二半导体层170”中缺陷d密度较高的区域被移除，因此，可以增加电子及空穴在外延品质较佳的第一区域140a内结合的机率，以避免电子及/或空穴被缺陷d捕捉。如此，可以提升发光二极管结构100b的发光效率。

在一些实施例，孔洞230由上视图(未绘示)所示的形状为圆形。可以本发明实施例作各种变化及/或调整。在一些实施例，孔洞230由上视图所示的形状为矩形、正方形、圆形、椭圆形、三角形或其他形状。

在一些实施例，由上视图来看，活性层160”及第二半导体层170”中未被蚀刻的区域的面积与活性层160”及第二半导体层170”中被蚀刻的区域的面积比介于约70:30至约85:15的范围间。即，由上视图来看，活性层160”的面积与孔洞230的面积比介于约70:30至约85:15的范围间。在一些情况，若孔洞230的总面积大于半导体叠层140”整体面积的30％，则可能影响发光二极管结构100b的发光效率。

参阅图4，图4为根据本发明一些实施例中发光二极管结构100c的剖面示意图。发光二极管结构100c与发光二极管结构100a及100b相似，其中之一的不同处在于，发光二极管结构100c还包含阻挡层210。在一些实施例，如图4所示，阻挡层210设置于第一半导体层150’上，其包含阻挡块210a及阻挡块210b，分别地对应至顶部136’的上方及区域r的上方。如图4所示，阻挡层210覆盖部分的突出部134’，并且完全或部分地覆盖顶部136’及区域r。

阻挡层210的材料包含氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)、氮碳化硅(sicn)或其他绝缘材料。在一些实施例，外延形成第一半导体层150’后，且在外延形成活性层160’及第二半导体层170’前，阻挡层210通过将上述材料以物理气相沉积法、化学气相沉积法、原子层沉积法、涂布、溅镀或其他沉积方法形成在第一半导体层150’上方，之后通过光刻制作工艺及蚀刻制作工艺图案化，而形成阻挡块210a于顶部136的上方及阻挡块210b于区域r的上方。在一些实施例，外延形成第一半导体层150’、活性层160’及第二半导体层170’后，执行蚀刻制作工艺，移除位于第二区域140b内的部分的第一半导体层、活性层及第二半导体层，使得孔洞230形成在第二区域140b内，再通过沉积、光刻制作工艺及蚀刻制作工艺形成阻挡块210a于顶部136的上方及阻挡块210b于区域r的上方。上述阻挡层210的光刻制作工艺及蚀刻制作工艺所需的掩模图案可以和蚀刻制作工艺移除部分的第一半导体层150’、活性层160’及第二半导体层170’的掩模图案共用，以节省成本。

在一些实施例，如图4所示，阻挡层210对应地设置在第二区域140b的上方，阻挡缺陷d往上延伸，活性层160’及第二半导体层170’大致上不会形成在阻挡层210上，即缺陷d密度较高的第二区域140b上。在一些实施例，如图4所示，发光二极管结构100b包含孔洞220，孔洞220可以是未成长活性层160’及第二半导体层170’的区域。其大致上位于阻挡层210上方。孔洞220对应地位于第二区域140b内。孔洞220由半导体叠层140’的表面穿过第二半导体层170’及活性层160’，使得半导体叠层140’在对应第二区域140b内，不具有活性层160’及第二半导体层170’。在一些实施例，可在孔洞220内填入适合的填充材料，使得之后形成的透明导电层190不填入孔洞220。

在一实施例中，当阻挡层210形成后并继续成长活性层160’及第二半导体层170’时，在阻挡层210周围的第二半导体层170’及活性层160’逐渐成长愈合(图未示)，因此在半导体叠层140’内形成孔穴。而成长愈合完成的活性层160’和第二半导体层170’使得半导体叠层140’实质上具有一平坦表面。同样地，阻挡层210对应地设置在第二区域140b的上方，阻挡缺陷d往上延伸，因此成长愈合完成的活性层160’及第二半导体层170’内不具有缺陷d。

在本实施例，通过设置阻挡层210(例如阻挡块210a及阻挡块210b)于对应缺陷d较多的第二区域140b的上方，可以使活性层160’及第二半导体层170’不形成在第二区域140b上方。以避免电子被缺陷d捕捉，由此，可以增加电子及空穴在外延品质较佳的第一区域140a内结合的机率。如此，可以提升发光二极管结构100c的发光效率。

在一实施例中，通过设置阻挡层210于对应缺陷d较多的第二区域140b的上方，可修补因蚀刻露出的第一半导体层150’的表面缺陷d，以避免电子被缺陷d捕捉，由此，可以增加电子及空穴在外延品质较佳的第一区域140a内结合的机率。

在一些实施例，阻挡块210a及阻挡块210b由上视图(未绘示)所示的形状为圆形。可以在本发明实施例中作各种变化及/或调整。在一些实施例中，阻挡块210a及阻挡块210b由上视图所示的形状为矩形、正方形、圆形、椭圆形、三角形或其他形状。即，孔洞220由上视图所示的形状可为圆形、矩形、正方形、圆形、椭圆形、三角形或其他形状。阻挡块210a及阻挡块210b的大小可以依据图案化结构130’的分布、形状、大小等态样而改变，本发明并不以此为限。

在一些实施例，第一半导体层150’中未被阻挡层210覆盖的区域的面积与被阻挡层210覆盖的区域的面积比介于约70:30至约85:15的范围间。即，由上视图来看，活性层160’的面积与孔洞220的面积比介于约70:30至约85:15的范围间。在一些情况，若阻挡层210覆盖的区域小于半导体叠层140’整体面积的15％，则可能无法足够地覆盖住缺陷d存在的区域。在一些情况，若阻挡层210覆盖的区域大于半导体叠层140’整体面积的30％，则可能影响发光二极管结构100c的发光效率。

以上叙述了许多实施例的特征，使所属技术领域中具有通常知识者能够清楚理解以下的说明。所属技术领域中具有通常知识者能够理解其可利用本发明揭示内容作为基础，以设计或更动其他制作工艺及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。所属技术领域中具有通常知识者还能够在不脱离本发明的精神和范围内作任意的更动、替代与润饰。