包括含相变材料的板载非易失性存储器的芯片的制作方法

本申请要求于2017年11月9日提交的法国专利申请第1760543号的优先权，在法律允许的最大限度内其内容通过引证全部引入本文。

本公开涉及电子芯片，并且具体地，涉及包括含相变材料的非易失性存储器的芯片以及制造这种芯片的方法。

背景技术：

包括含相变材料的板载(onboard)非易失性存储器的芯片同时包括逻辑电路和相变材料存储单元。存储单元和电路的各种晶体管通过通孔电连接至位于电绝缘层中的互连迹线。

每个存储单元均包括相变材料和用于加热相变材料的电阻元件。电阻加热元件能够使相变材料从结晶状态转变为非晶状态来用于存储单元的编程，并且能够从非晶状态转变为结晶状态以擦除存储单元。加热元件通常位于相变材料下方，并且位于连接至存储晶体管之一的一个端子的通孔上。

通过已知方法获得的包括含相变材料的板载非易失性存储器的芯片具有各种缺点。具体地，希望降低尤其是由于通孔的电阻而引起的访问晶体管的电阻。

技术实现要素：

一个实施例克服了上述缺点中的全部或部分。

因此，一个实施例提供了一种制造电子芯片的方法，该电子芯片包含存储单元和晶体管，该存储单元包括相变材料，该方法包括：a)形成晶体管以及从所述晶体管的端子延伸并到达相同高度的第一和第二通孔；b)形成第一金属层级，第一金属层级包括与第一通孔接触的第一互连迹线；c)针对每个存储单元，形成用于在一个第二通孔上加热相变材料的元件；d)在加热元件上形成每个存储单元的相变材料；以及e)形成第二金属层级，第二金属层级包括第二互连迹线并位于相变材料上方，并且形成从相变材料延伸到第二互连迹线的第三通孔。

根据一个实施例，该方法包括：在步骤b)和步骤c)之间，在第一互连迹线上沉积保护层。

根据一个实施例，保护层由氮化硅制成。

根据一个实施例，该方法包括在步骤c)中：c1)沉积由覆盖第二通孔的热绝缘体制成的第一层；c2)蚀刻第一层中通向第二通孔的顶部层级的部分，然后抵靠第一层的剩余部分的侧面形成第一间隔件，同时确定每个第二通孔的顶部被一个第一间隔件部分覆盖且部分暴露；c3)形成由未来加热元件的材料制成的第二共形层；c4)形成覆盖第二层的抵靠每个第一间隔件定位的部分的第二间隔件，然后去除第二层的暴露部分；c5)抵靠每个第二间隔件形成第三间隔件；c6)部分地将结构向下蚀刻到第二通孔的顶部的层级，以个别处理均由第二层的一部分形成的加热元件；以及c7)用第三保护层覆盖该结构。

根据一个实施例，该方法包括在步骤c)中：c8)在步骤c2)中蚀刻且在步骤c5)中曝光的部分中沉积热绝缘体，直到第一层的上部层级；c9)在步骤c5)中蚀刻且在步骤c6)之后空白的部分中沉积热绝缘体，直至第一层的上部层级；以及c10)去除该结构位于加热元件顶部层级上方的部分。

根据一个实施例，在步骤c6)中，在间隔件宽度方向上延伸的带留在适当位置，所述带包括间隔件的部分之间的加热元件，所述带的宽度小于30nm。

根据一个实施例，该方法包括：在步骤c1)之前，沉积蚀刻阶梯层。

根据一个实施例，每个热绝缘体均由氧化硅或碳氧化硅制成，并且所述间隔件和第三层由氮化硅或碳氮化硅制成。

一个实施例提供了一种电子芯片，包括：包含相变材料的存储单元和晶体管；第一金属层级，包括通过第一通孔连接至晶体管的端子的第一互连迹线；以及第二金属层级，包括第二互连轨迹并且位于第一金属层级上方，其中存储单元的相变材料位于通过第二通孔连接至晶体管的加热元件上的第一和第二金属层级之间，并且通过第三通孔连接至第二金属层级的第二迹线。

根据一个实施例，每个加热元件均穿过热绝缘区域。

根据一个实施例，每个加热元件均被保护区域包围，保护区域将加热元件与热绝缘区域隔开。

根据一个实施例，热绝缘区域包括氧化硅或碳氧化硅，并且保护区域由氮化硅或碳氮化硅制成。

附图说明

将在以下结合附图对具体实施例的非限制性描述中详细讨论上述和其他特征和优点，其中：

图1是包括含相变材料的板载存储器的芯片的部分简化截面图；

图2a至图2c是示出制造包括含相变材料的板载存储器的芯片的方法的实施例的步骤的部分简化截面图；以及

图3a至图3m示意性示出了图2a至图2c的方法的实施步骤的更详细示例。

具体实施方式

在各附图中用相同的附图标记指定了相同的元件，并且各附图没有按比例绘制。为了清楚，仅示出并详细描述有助于理解所描述实施例的那些步骤和元件。具体地，本领域技术人员公知的晶体管及其制造方法没有详细描述。

在下面的描述中，当提及限定位置的术语时，诸如术语“顶部”、“底部”、“上部”、“下部”等，参考相关截面图中相关元素的定向，可以理解，在实践中，所描述的设备可具有的定向。

图1是包括含相变材料的板载存储器的芯片的部分简化截面图。

该芯片包括：区域102，其中定位包括晶体管110的电路；以及区域104，其中定位与晶体管112相关联的相变材料存储单元。晶体管110和晶体管112均由在其侧面上具有间隔件的绝缘栅极来表示。如下所述获得该芯片。

晶体管110和112首先形成在衬底114的内部和顶部。实施在结构上沉积电绝缘层(未示出)以及在绝缘层中形成导电元件的步骤。所形成的导电元件依次为：

-通孔120a和通孔120b，通孔120a从晶体管112的漏极的接触区域122a延伸，以及通孔120b从晶体管100的漏极、源极和栅极以及晶体管112的源极的接触区域122b延伸；通孔120a和120b到达衬底114上方相同的层级l1；

-存储单元130，每个均在一个通孔120a上包括加热元件132，加热元件132顶部具有相变材料的区域134；

-位于通孔120b上的通孔140以及每个均位于一个区域134上的通孔142，通孔140和142一直延伸到衬底114上方的同一层级l2；

-第一金属层级m1，包括与通孔140和142接触的第一互连迹线150；

-第二金属层级m2，包括通过通孔162连接至迹线150的第二互连迹线160。

在如此获得的芯片中，晶体管的接触区域或端子122b通过通孔120b和通孔140的堆叠170连接至第一金属化层级m1的迹线150。问题在于，每个堆叠170的电阻很高，特别是由于堆叠170的较大高度以及由于在通孔120b和通孔140之间形成电接触的各种问题(特别是对准问题)。这种电阻导致各种性能和电功耗问题，特别是对于区域102的电路。

图2a至图2c是示出制造包括含相变材料的板载存储器的芯片的方法的实施例步骤的部分简化截面图。图2a和图2b仅部分示出了相变材料存储器的区域104。如图2a所示，覆盖晶体管和衬底的绝缘层没有显示在图2a和图2b中。

在图2a的步骤中，形成相同或相似布置的与位于与图1相同层级l1下方的图1的芯片相同或类似的元件。在区域104中，这些元件尤其是晶体管112，并且从晶体管112的漏极接触区域122a和源极接触区域122b开始，相应的通孔120a和120b一直延伸到层级l1。

形成包括位于通孔120b上的第一互连迹线202的第一金属层级m1’。应该注意，通孔120a上没有形成迹线。与图1的迹线150相反，迹线202直接与通孔120b接触。

在图2b的步骤中，形成存储单元130，每个存储单元均在一个通孔120a上包括加热元件132，加热元件132的顶部具有相变材料区域134。

在图2c的步骤中，形成第二金属层级m2，其位于区域134的层级上方并且包括第二互连迹线160。迹线160通过通孔162连接至迹线150并且通过通孔204连接至区域134。

在所获得的芯片中，每个存储单元的相变材料134均位于层级m1’和m2之间。

根据一个优点，由于相变材料区域134位于层级m1’和m2之间的事实，可以通过通孔120b将第一金属层级m1’的迹线202直接连接至晶体管的接触区域122b。尤其降低了对晶体管的访问的电阻。确实，与图1的芯片的堆叠170不同，通孔120b形成在单个阶梯中。此外，与图1的芯片的堆叠170相比，通孔120的高度降低。因此，区域102的电路具有降低的电功耗。应当注意，对于存储单元的区域104的晶体管112与迹线202之间通过通孔120b的直接连接也存在电阻减小的这个优点，这提供了存储单元的电功耗的降低。

根据另一个优点，相变材料134和迹线160之间的连接由单个通孔204形成，而不像图1中的芯片的相变材料134与迹线160之间的连接由通孔142、迹线150和通孔162形成。由此避免了形成图1的通孔142的各种问题，诸如对准问题。

图3a至图3l示意性示出了图2a至图2c的方法的实施步骤的更详细的示例。图3a至图3f是沿着第一方向的部分截面图，图3g是部分顶视图，图3h是部分立体图，图3i和图3j是沿着与第一方向正交的第二方向的部分截面图，以及图3k和图3l是沿着第一方向的部分截面图。仅部分地示出了存储区域104。

图3a示出了形成图2a的第一金属层级的步骤。其从包括位于层级l1下方的元件的结构开始，具体为通孔120a和120b，仅示出了通孔120a和120b的上部。通孔120a和120b位于绝缘体层302(例如由氧化硅制成或者包括氧化硅)中，并且在层级l1处与绝缘体层302的表面平齐。作为示例，通孔120a和120b由钨制成。

该结构覆盖有蚀刻停止层304，蚀刻停止层304例如由碳氮化硅制成。然后，在该结构上形成层306，层306优选是热绝缘的并且具有低介电常数，例如由氧化硅制成，例如是多孔的。作为示例，层304具有10至25nm的范围内的厚度。例如，层306具有30至200nm的范围内的厚度。

然后，在未来第一互连迹线202的位置处(即，通孔120b上方)蚀刻穿过层306和304的沟槽308。沟槽被一直蚀刻到顶面或顶部或通孔120b。

此后，用导电材料(例如，铜)填充沟槽308直到306层的上层。为了执行这种填充，该结构例如可以覆盖填充沟槽308的导电材料层，然后可以通过化学机械抛光来去除位于层306的上层上方的所有元件。

在图3b的步骤中，该结构覆盖有层310(例如，由氮化硅制成)，用于在存储单元的形成期间保护迹线202。然后，在该结构上形成氧化硅层312。作为一个示例，保护层310的厚度在10至40nm的范围内。

此后，在部分314中蚀刻层312、310、306和304的整个厚度，以至少部分地暴露每个通孔120a的顶部。被蚀刻层的剩余部分显示出侧面316。对于每个通孔120a，侧面316以下文结合图3c的步骤描述的所选方式相对于通孔120a定位。

在图3c的步骤中，抵靠每一侧面316形成间隔件320，即，用间隔件320的材料层(例如，氮化硅)覆盖该结构，并且通过各向异性蚀刻去除该层的水平部分。选择在图3b的步骤中获得的侧面316相对于通孔120a的位置以及间隔件320的厚度，使得间隔件320部分地覆盖通孔120a的顶部，同时使通孔120a部分地暴露，也就是说，使得间隔件的暴露侧面被垂直地定位为与通孔120a对齐。作为示例，间隔件320具有5至30nm的范围内的厚度。

在图3d的步骤中，该结构共形地覆盖有用于形成未来加热元件的层132a。例如，层132a由氮化硅和钛tisin制成。层132a覆盖每个间隔件320的一个侧面和每个通孔120a的一部分。作为一个示例，层132a的厚度在2至10nm的范围内。

在图3e的步骤中，抵靠层132a的覆盖每个间隔件320的部分形成间隔件330(例如，由氮化硅制成)。通过刻蚀去除层132a暴露的部分。在该步骤中，仅保留层132a位于间隔件320和330之间的垂直部分332以及间隔件330下方的水平部分334。作为示例，间隔件330具有5至30nm的范围内的厚度。

在图3f的步骤中，抵靠每个间隔件330形成例如由氮化硅制成的间隔件340。间隔件340覆盖层132a的剩余部分的水平部分334的侧面。作为一个示例，间隔件340的厚度在5至30nm的范围内。

此后，在图3b的步骤中被蚀刻且保持暴露的部分314中，该结构被层342(优选为热绝缘的，例如由氧化硅制成)覆盖，到达层310的上表面的层级。然后，通过化学机械抛光(cmp)去除位于层310的上层上方的所有元件。

图3g是直线侧316的示例中的图3f的结构的顶视图。覆盖通孔120a、120b和绝缘体302直到通孔120a和120b的上层的各种元件在图3g所示用虚线界定的阴影区域350中被蚀刻。提供区域350，使得蚀刻对于每个通孔120a在适当位置留下位于顶视图中的元件，例如在通孔120a上方延伸且沿间隔件厚度方向(即，与侧面316的方向正交)延伸的带352中。设置区域350，使得蚀刻进一步在适当位置留下层304、306和保护层310围绕和覆盖迹线202的部分。

图3h示出了蚀刻区域350之后获得的结构。蚀刻针对每个通孔120a个性化层132a位于通孔120a上的垂直部分(仅示出了其上表面的一部分)。该部分形成加热元件132。加热元件的下部在水平部分334中延伸。留下间隔件320、330的夹置加热元件并覆盖水平部分334的部分以及抵靠水平部分334的侧面的间隔件部分340。

优选地，与带352的宽度相对应的加热元件的宽度较小，例如小于30nm。作为一个示例，加热元件整体位于通孔120a上。作为一个示例，通孔120a的直径在30至60nm的范围内。

在图3i的步骤中，整个结构共形地覆盖有保护层360(例如，由氮化硅制成)。

在图3j的步骤中，在结构上沉积优选为热绝缘的材料(例如，氧化硅)的层370，在区域150仍然暴露的部分中到达加热元件132的上层。然后，通过化学机械抛光去除加热元件132的上层上方的所有元件。

由此获得的每个加热元件132完全被间隔件320、330、340和层360的部分包围。

在图3k的步骤中，该结构覆盖有相变材料(例如，硫族化物)的层134a、导电层380(例如，由氮化钛制成)、然后覆盖有掩蔽层382(例如，由氮化硅制成)。

在图3l的步骤中，在区域390中蚀刻层382、380和134a，以在每个加热元件上的适当位置留下相变材料的区域134a，区域134a的顶部具有层380的形成接触区域的部分。由此形成存储单元。

此后，该结构被保护层392(例如，氮化硅)覆盖。

图3m的步骤对应于图2c的形成通孔162和204和第二互连迹线160的步骤。该结构被绝缘体400(例如，基于氧化硅)覆盖直到层级l3。

然后，用蚀刻停止层402(例如，由碳氮化硅制成)和具有低介电常数的层404(例如，由氧化硅制成，例如多孔的)依次覆盖该结构。

在未来第二互连迹线160的位置处，蚀刻穿过层404和402的整个厚度的沟槽406。

从沟槽406的底部蚀刻未来通孔162和204的位置，对于通孔162直到迹线202(位置408)以及对于通孔204直到接触区域380(位置410)。

此后，沟槽406以及位置408和410填充有导电材料(例如，铜)直到层404的上层。

除了已经描述的优点之外，通过实施图3a至图3m的方法示例而获得的芯片的优点源于每个加热元件132被层306和342的部分以及层370的部分(图3m中未示出)横向围绕的事实。层306和342的部分沿着与侧面316的方向正交的方向(沿着图3m的平面)围绕加热元件132，并且层370的部分沿着与侧面316的方向平行的方向围绕加热元件132。因此，层306、342和370的部分形成被加热元件132穿过的热绝缘区域(例如，由氧化硅制成)。二氧化硅具有低热导率，小于1.5w/(m.k)等级的值，即，例如比氮化硅的热导率(例如，可以为17w/(m.k)的等级)小10至40倍以上。例如加热元件在存储单元编程期间加热时，这能够避免加热元件周围的区域也加热。例如，这样的加热会造成相邻存储单元的擦除的风险。此外，避免了加热元件中生成的部分热量在周围区域中丢失。然后，少量生成的热量足以加热加热元件，这与降低电功耗以编程和擦除存储单元相对应。

应当注意，每个加热元件通过间隔件320、330和340的部分以及例如由氮化硅制成的层360的部分与层306、342和370的材料分开。间隔件320、330、340和层360的部分因此形成加热元件的保护区域。这能够使每个加热元件仅与氮化硅接触。由此避免了加热元件与诸如层306、342和370的氧化硅的材料之间的接触。这种接触可能改变加热元件的材料，例如如果加热元件由氮化钛硅制成的话。

根据另一优点，提供具有减小宽度的加热元件能够减少将被加热用于编程或擦除的相变材料的体积。在加热元件中生成的少量热量足以对存储单元进行编程和擦除，这提供了降低的电功耗。

已经描述了具体的实施例。本领域技术人员将进行各种改变、修改和改进。虽然在图3a至图3m的步骤中，被加热元件穿过的热绝缘区域(层306、342和370的部分)由氧化硅制成，但是任何合适的热绝缘体(即，具有小于例如2w/(m.k)的导热率)都可以用于这些区域。作为示例，这些区域的所有或部分的氧化硅可以用碳氧化硅代替，例如多孔的。然后，在使用可与加热元件接触而不存在损坏加热元件的风险的材料情况下，可以省略间隔件320和340。

此外，尽管上述间隔件320、330和340以及层370由氮化硅制成，但是这些区域的全部或部分的氮化硅可以用能够保护加热元件的任何其他材料(例如，碳氮化硅)代替。

尽管已经结合图3a至图3m描述了图2a至图2c方法的实施步骤的具体示例，但是可以提供能够实施图2a至图2c的方法的任何其他步骤。特别地，结合图3a至图3m描述的形成加热元件和形成相变材料区域的步骤可以用形成顶部具有相变材料区域的加热元件的任何方法代替。

虽然上面描述的晶体管110和112由在侧面具有间隔件的栅极来表示，但是晶体管110和/或112可以是双极晶体管，上述栅极、源极和漏极分别对应于晶体管的基极、集电极和发射极。

这些修改、改变和改进旨在成为本公开的一部分，并且包括在本发明的精神和范围内。因此，前面的描述仅仅是示例性的，并且不用于限制。本发明仅通过以下权利要求及其等效物来限定。