一种栅极结构平坦化的方法与流程

本发明涉及半导体技术领域，尤其涉及一种栅极结构平坦化的方法。

背景技术：

随着金属氧化物场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)的不断发展，栅极的尺寸越来越小，为了确保金属氧化物场效应晶体管中栅极的性能，通常在栅极侧壁形成环绕栅极的氮化物侧墙(spacer)，所述氮化物侧墙一方面可以保护栅极，另一方面可以防止源、漏极注入与导电沟道过于接近而产生漏电流甚至源漏之间导通。在形成工艺中需要对侧墙以及栅极进行平坦化处理。然而在栅极的平坦化的工艺过程中，会出现栅极密集区域和栅极稀疏区域的栅极高度不一致的现象，且效率很低。

技术实现要素：

有鉴于此，本发明实施例提供了一种栅极结构平坦化的方法，解决栅极结构平坦化工艺过程中栅极密集区域和栅极稀疏区域的栅极高度不同的问题，并提高平坦化工艺的效率。

本发明实施例提供一种栅极结构平坦化的方法，所述方法包括：

提供半导体衬底，所述半导体衬底形成有栅极、覆盖所述栅极侧壁的侧墙以及覆盖所述栅极和所述侧墙的介质层；

减薄所述介质层至露出所述侧墙；

回刻蚀所述侧墙预定深度；

研磨所述介质层和所述栅极至与所述侧墙高度相同。

进一步地，所述侧墙的材料为氮化硅。

进一步地，所述栅极的材料为金属。

进一步地，所述介质层的材料为氧化硅、氮氧化硅或碳氧化硅。

进一步地，所述回刻蚀的过程中侧墙相对于所述介质层和所述栅极有高的选择比。

进一步地，所述回刻蚀的工艺为等离子干法刻蚀。

进一步地，所述回刻蚀采用的刻蚀气体为氟甲烷(ch3f)、二氟甲烷(ch2f2)和三氟甲烷(chf3)中的一种或组合。

进一步地，所述减薄工艺为化学机械抛光。

进一步地，所述研磨工艺为化学机械抛光。

本发明实施例在栅极结构的平坦化工艺过程中引入回刻蚀工艺，解决了栅极结构平坦化工艺过程中栅极密集区域和栅极稀疏区域的栅极高度不一致的问题，并提高平坦化工艺的效率。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：

图1-图3是一个对比例的栅极结构平坦化工艺过程中的剖面示意图；

图4是本发明实施例的栅极结构平坦化的方法的流程图；

图5-图8是本发明实施例的栅极结构平坦化的方法的各步骤形成的结构的示意性剖视图。

具体实施方式

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。

此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。

除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。在本发明的描述中，除非另有说明，“多层”的含义是两层或两层以上。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间关系术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。应当理解，空间关系术语旨在概括除附图所示取向之外器件在使用或操作中的器件的不同取向。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示范性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向(旋转90度或在其他取向)，这里所用的空间关系描述符被相应地解释。

所述“侧壁”为除顶面和底面以外的表面，如“覆盖栅极的侧壁”表示覆盖栅极的正面、背面、左侧面和右侧面。

图1-图3是对比例的栅极结构平坦化工艺过程中的剖面示意图，如图1所示，半导体衬底4上形成有多个栅极1，每个栅极的侧壁覆盖有侧墙2，每个栅极1间的距离不同，在半导体衬底的a区域的栅极1的密度较大，在半导体衬底的b区域的栅极1的密度较小。

在栅极的平坦化工艺过程中，如图2所示，先通过化学机械抛光的工艺使介质层的高度与栅极的高度相同。如图3所示，然后继续采用化学机械抛光的工艺同时研磨介质层、栅极和侧墙，以使栅极达到预定高度。通过控制栅极1上层的金属层的高度控制栅极1的高度，而在工艺过程中，由于栅极1外侧形成有材料为氮化硅的侧墙2，由于氮化硅侧墙2的硬度高于栅极金属层的硬度，在研磨过程中，研磨金属的研磨液无法有效研磨材料为氮化硅的侧墙2，在栅极1密集的a区域，由于有较多的侧墙2，导致平坦化过程中不能顺利磨去栅极，造成a区域和b区域的栅极的高度不同，且研磨效率极低。

本发明实施例提供一种栅极结构平坦化的方法，能够克服对比例中出现的栅极高度不一致的问题，同时提高效率。本发明实施例的形成步骤可以用于形成有栅极的半导体器件的形成工艺，包括如鳍式场效应晶体管或金属氧化物场效应晶体管等半导体器件中，能够同时适用于前栅极以及后栅极等工艺过程中。

图4是本发明实施例的栅极结构平坦化的方法的流程图，如图4所示，本发明实施例的形成方法包括如下步骤：

步骤s100、提供半导体衬底。所述半导体衬底形成有栅极、覆盖所述栅极侧壁的侧墙以及覆盖所述栅极和所述侧墙的介质层。

步骤s200、减薄所述介质层至露出所述侧墙。

步骤s300、回刻蚀所述侧墙预定深度。

步骤s400、研磨所述介质层和所述栅极至与所述侧墙高度相同。

图5-图8是本发明实施例的栅极结构平坦化的方法的各步骤形成的结构的示意性剖视图。图5是半导体衬底的剖面示意图，参考图5，在步骤s100中，提供半导体衬底100，所述半导体衬底100上形成有栅极10、覆盖所述栅极侧壁的侧墙20以及覆盖所述栅极10和所述侧墙20的介质层30。在步骤s100中的半导体衬底100可为硅单晶衬底、锗单晶衬底或硅锗单晶衬底。可替换地，半导体衬底100还可为绝缘体上硅(soi)衬底、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)、绝缘体上锗(geoi)、硅上外延层结构的衬底或化合物半导体衬底。所述化合物半导体衬底包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟。优选地，所述半导体衬底100为硅单晶衬底。在所述半导体衬底100表面还可以形成若干外延界面层或应变层等结构以提高半导体器件的电学性能。此外，在半导体衬底100中还形成源区、漏区以及浅沟槽隔离区等结构，为了使本发明的特点更清楚的获得展示，图中未示出所述的源区、漏区以及浅沟槽隔离区。

所述栅极10的材料可以为多晶硅或者金属，以下以高k金属栅极(high-kmetalgate，hkmg)为示例进行说明，应理解所述方法同样适用于其他类型的栅极。

在一种可选的实现方式中，所述栅极10包括依次叠置的栅介质层和栅电极层。具体地，栅介质层的材料可以为氧化硅(sio2)或者相对介电常数大于氧化硅(sio2)的相对介电常数的高k介质材料。所述高k介质材料包括：氧化铪(hfo2)、氧化镧(la2o3)、氧化锆(zro2)、氧化钽(ta2o5)、氧化钛(tio2)、钛酸锶钡(ba1-xsrxtio3，bst)、氧化钡钛(batio3)、氧化锶钛(srtio3)、氧化钇(y2o3)、氧化铝(al2o3)中的至少一种。所述栅介质层的材料优选为氧化铪(hfo2)。

所述栅介质层51起到隔离栅电极层和硅通道的作用。

所述栅电极层52的材料可以为金属及金属化合物，具体地，可以包括铝(al)、铜(cu)、银(ag)、金(au)、铂(pt)、镍(ni)、钛(ti)、钴(co)、铊(ti)、钽(ta)、钨(w)、硅化钨(wsi2)、氮化钛(tin)以及氮化铊(ti3n)中的一种或多种，优选为钨(w)。

形成栅介质层和栅电极层的工艺可以选用本领域常用的化学气相沉积法，例如低温化学气相沉积、等离子体化学气相沉积工艺、低压化学气相沉积、快热化学气相沉积以及等离子体增强化学气相沉积等。

具体地，所述栅极10包括依次叠置的栅介质层和栅电极层，所述栅介质层的材料为氧化铪(hfo2)和所述栅电极层的材料为钨(w)。

所述侧墙20覆盖所述伪栅结构10侧壁。应理解，本发明实施例中的栅极可以通过前栅极工艺形成，同时也可以是采用后栅极工艺形成，所述侧墙20可以先于栅极10形成，也可以在形成栅极10后形成。

所述隔离墙30的材质可以为氮化硅(si3n4)、氮氧化硅(sion)或碳氧化硅(sioc)，优选为氮化硅(si3n4)。这是由于氮化硅(si3n4)较为致密，具有很好的隔离离子扩散的效果。

侧墙20可以保护栅极10的侧壁不会被损伤，同时隔离栅极与源区和漏区，避免短路。

所述侧墙20的形成方法可以采用现有的化学气相沉积法，例如低温化学气相沉积、低压化学气相沉积、快热化学气相沉积、等离子体增强化学气相沉积等。

介质层30，覆盖所述栅极10和侧墙20，所述介质层30的高度高于所述栅极10的高度，

所述介质层30的材料可以为氧化硅(sio2)、氮氧化硅(sion)或碳氧化硅(sioc)，优选为氧化硅(sio2)。

介质层30在后续的工艺过程中保护半导体衬底100，隔离外部离子。

图6是减薄所述介质层后的剖面图，如图6所示，在步骤s200中，减薄所述介质层30至露出所述侧墙20。所述减薄介质层30的工艺可以采用化学机械抛光(chemicalmechanicalpolishing，cmp)的方法来实现。

所述化学机械抛光即在化学反应和机械摩擦的交替过程中实现平坦化的工艺过程。具体地，可以分为两个过程，

化学过程：研磨液中的化学成分与半导体器件表面材料产生化学反应，生成比较容易去除的物质。如将不溶的物质转化为易溶的物质，或者将硬度高的物质进行软化。

物理过程：研磨液中的磨粒和半导体器件表面材料发生机械物理摩擦，去除化学反应生成物。

具体地，可以采用硅氧化物研磨(siliconoxidecmp)工艺。研磨液是由化学溶液和磨粒组成的，所述磨粒可以为二氧化硅(sio2)或氧化铝(al2o3)等，化学溶液可以添加氢氧化钾(koh)等，所述研磨液的ph为10-13。

图7是回刻蚀所述侧墙预定深度后的剖视图，如图7所示，在步骤s300中，回刻蚀所述侧墙20预定深度。

所述预定深度根据待去除的栅极的高度确定，也即，根据平坦化工艺中需要去掉的栅极的高度确定回刻蚀的深度。

具体地，所述刻蚀工艺可以选用干法刻蚀或者湿法刻蚀，优选采用对氮化硅侧墙20相对于介质层30和栅极10的选择比较高的刻蚀方法。在一个可选的实现方式中，可以采用干法刻蚀的工艺回刻蚀材料为氮化硅的侧墙20。具体地，回刻蚀所用的刻蚀气体可以为氟甲烷(ch3f)、二氟甲烷(ch2f2)和三氟甲烷(chf3)中的一种或组合，在所述刻蚀气体中混合使用氧气作为辅助气体。刻蚀气体的流量范围是20标况毫升每分，刻蚀时间范围是20秒到100秒。

本步骤中，采用含氟的刻蚀气体，使得氮化硅相对于氧化硅和金属具有高的选择比，在回刻蚀氮化硅侧墙20的同时不会使栅极10和介质层30形成缺陷。

与对比例中同时研磨栅极10，侧墙20和介质层30相比，本步骤采用回刻蚀侧墙，去除一定深度的侧墙，能够提高效率，同时能够保证刻蚀深度均匀，具有更好的一致性。

图8是研磨所述介质层和所述栅极后的剖视图，如图8所示，在步骤s400中，研磨所述介质层30和所述栅极10至与所述侧墙高度相同。

所述研磨工艺可以采用化学机械抛光的方法来实现。

具体地，可以采用钨研磨(wcmp)工艺。研磨液中的磨粒可以为二氧化硅(mn2o3)或氧化铝(al2o3)等，化学溶液可以添加硝酸亚铁(fe(no3)2)或氧化氢(h2o2)等，所述研磨液的ph为2-6。

本发明实施例中，通过在栅极结构平坦化工艺过程中，引入回刻蚀工艺，解决因研磨液对侧墙材料(例如氮化硅)的研磨速率极低造成无法准确控制栅极高度的问题，该方法可以在平坦化工艺结束后顺利得到目标栅极高度，目标栅极的高度由回刻蚀工艺中侧墙的刻蚀深度决定。

本发明实施例在栅极结构的平坦化工艺过程中引入回刻蚀工艺，解决了栅极结构平坦化工艺过程中栅极密集区域和栅极稀疏区域的栅极高度不一致的问题，并提高平坦化工艺的效率。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。