半导体器件及其制备方法与流程

本发明涉及半导体器件制备技术领域，特别是涉及一种包括浅沟槽隔离结构的半导体器件及其制备方法。

背景技术：

在半导体制造工艺中，经常需要形成沟槽填充的结构，例如在浅沟槽隔离结构中，沟槽内填充氧化物，形成各器件有源区之间的隔离。

随着半导体特征尺寸的减小，沟槽深宽比(aspectratio)的增加，以及对于沟槽轮廓(re-entrantprofiles)要求的提高，传统的化学气相沉积(cvd)工艺已难以胜任沟槽填充的工作，目前较多采用旋涂介电层(sod)或流体化学气相沉积(fcvd)工艺在沟槽内沉积可流动的填充物，然后通过退火等热处理工艺对填充物进行固化，可以实现沟槽的完全填充。但可流动电介质在固化时，会产生应力增加，可能会导致形成的有源区域倒塌，造成相邻存储单元的短路。

技术实现要素：

为了解决上述缺陷，本发明提供一种半导体器件的制备方法，解决现有技术中可流动电介质固化时出现的有源区域倒塌而产生存储单元短路的问题。

本发明一方面提供一种半导体器件的制备方法，包括：提供基底，在所述基底中形成沟槽；将第一电介质填充部分所述沟槽；对所述第一电介质的进行离子注入处理，所述离子入处理的温度是50-300℃；重复填充所述第一电介质并对其进行离子注入处理步骤至所述沟槽的一定深度；将第二电介质填充满所述沟槽；以及热处理填充在所述沟槽的电介质使其固化；其中，在填充所述第二电介质之前所述沟槽未被填充满。

根据本发明的一实施方式，在所述基底中形成所述沟槽前，还包括在所述基底表面依次形成第一介电层和第二介电层。

根据本发明的一实施方式，将所述第一电介质填充部分所述沟槽的方法包括旋涂法、流体化学气相沉积法中的一种或多种。

根据本发明的一实施方式，所述离子注入处理包括氧离子注入处理、氩离子注入处理中的一种或多种。

根据本发明的一实施方式，所述离子注入处理的注入能量为40～150kev，注入浓度为1×10¹⁰～7×10¹⁶atom/cm³。

根据本发明的一实施方式，所述第一电介质填充部分沟槽并对其进行离子注入处理后的高度为以所述沟槽底部为基准、所述沟槽深度的1/7至1/3处。

根据本发明的一实施方式，重复填充所述第一电介质并对其进行离子注入处理后的高度为以所述沟槽底部为基准、所述沟槽深度的2/3以上。

根据本发明的一实施方式，将所述第二电介质填充满所述沟槽的方法包括化学气相沉积法、等离子体增强化学气相沉积法、次大气压化学气相沉积法中的一种或多种。

根据本发明的一实施方式，所述沟槽的深宽比为15:1-30:1。

本发明另一方面还提供一种由上述方法制备的半导体器件。

本发明的半导体器件的制备方法，重复将电介质部分填充沟槽、随后离子注入处理电介质步骤，可以分步释放固化时产生的应力，从而不会在最后的热处理步骤中导致应力过于集中，进而避免有源区域倒塌的发生。更进一步，沟槽下部采用sod或fcvd形成可流动电介质以确保形成更好的填充性能，沟槽上部可以采用cvd形成可流动电介质。本发明的方法适用于高深宽比的沟槽，例如深宽比为15:1-30:1的沟槽。

附图说明

通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。

图1a至图1h是本发明一实施例的半导体器件的制备流程图。

图1i是本发明一实施例的半导体器件的截面示意图。

图2a至图2g是本发明另一实施例的半导体器件的制备流程图。

图3a至图3d现有技术的半导体器件的制备流程图。

图3e是现有技术的半导体器件的截面示意图。

其中，附图标记说明如下：

1:基底

2:第一介电层

3:第二介电层

4:第一电介质

5:第一电介质

6:第二电介质

7:氧化硅

8:内衬层

具体实施方式

本专利中术语“半导体器件”通常是指包含一或多个半导体材料的固态装置。术语“半导体器件”可指成品装置或指在成为成品装置之前的各个处理阶段处的组合件或其它结构。取决于其中使用术语“基底”的上下文，所述术语可指晶片级基底或指经单个化裸片级基底。相关领域的技术人员将认识到，可以晶片级或以裸片级执行本专利中所描述的方法的适合步骤。此外，除非上下文另有指示，否则本专利中所揭示的结构可使用常规半导体制备技术形成。材料可(举例来说)使用化学气相沉积、物理气相沉积、原子层沉积、旋涂及/或其它适合技术来沉积。类似地，材料可(举例来说)使用等离子蚀刻、湿法蚀刻、化学机械平面化或其它适合技术来移除。

本专利中“上”、“下”等用语，仅为互为相对概念或是以产品的正常使用状态为参考的，而不应该认为是具有限制性的。此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

如图1a所示，本发明一实施例的半导体器件方法，首先提供包括基底1。基底1可以是任何适当的半导体材料，例如例如硅、锗、锗化硅、碳化硅和砷化镓等。还可在基底1上依次形成第一介电层2和第二介电层3，但不以此为限。第一介电层2和第二介电层3可以是sio2、sin、sion等。

如图1b所示，在堆叠结构上形成沟槽，例如通过刻蚀的方法形成沟槽。沟槽贯穿第一介电层1和第二介电层3。

如图1c所示，将第一电介质4部分填充沟槽。第一电介质4可以是可流动电介质，例如包含si-h键、si-n键、si-n-h键等，或者sionh网格结构的可流动电介质。第一电介质4的实例包括硅酸盐、硅氧烷、甲基倍半硅氧烷(msq)、氢硅倍半氧烷(hsq)、全氢硅氮烷(tcps)、全氢聚硅氮烷(psz)、正硅酸乙酯(teos)、硅烷胺，诸如三硅烷基胺(tsa)、硅烷胺，诸如h2n(sih3)、hn(sih3)2、n(sih3)3或者它们的组合。

然后，如图1d所示，对填充到沟槽内的第一电介质4的进行离子注入处理，离子注入处理的温度是50-300℃。通过离子注入处理将可流动电介质4部分固化形成氧化硅(sio或sio2)，固化过程中第一电介质4向沟槽上述膨胀，如图1d所示膨胀后的第一电介质4在沟槽内的高度比未经过氧离子注入处理(如图1c所示)时的高度高出d1。由于沟槽没有填充满，所以经过膨胀后第一电介质4可以上沟槽上方延伸，因而释放了固化过程产生的应力。同时，经过注入处理第一电介质4内部会形成微型通道(或者沟道)。通道使得后续热处理固化时的氧源到达接近沟槽底部的可流动电介质，从而更有利于热处理固化工艺的进行。同时通道也将退火过程产生的副产物带出，避免了应力的产生。离子注入处理可以是氧离子注入处理，也可以是其他离子例如氩离子的注入处理，优选本实施例中为氧离子注入处理。注入的氧可以是纯氧，也可以外氧外还包含其他离子，例如氢、氦等。优选，第一电介质4填充部分沟槽并对其进行离子注入处理后的高度为以沟槽底部为基准、沟槽深度的1/7至1/3处。然后，重复填充第一电介质和离子注入处理步骤。重复步骤可以不只一次，重复上述步骤地次数可以根据具体情况确定，例如沟槽的深宽比、工艺的复杂程度、成本等因素。本领域技术人员可以根据实际的情况确定重复上述步骤1次、2次、3次、4次、5次……。

本实施例中以重复一次为例，如上所述，并不一次为限。如图1e所示，将第一电介质5填充至沟槽内。然后，如图1f所示，进行离子注入处理，离子注入处理的温度是50-300℃。经过离子注入处理后，第一电介质5在沟槽内的高度相比于未处理之前高出d2。经过如上处理，释放了固化程中产生的应力。优选，重复填充第一电介质5并对其进行离子注入处理后的高度为以5沟槽底部为基准、5沟槽深度的2/3以上。

图1c和图1e所示的填充第一电介质的方式，可以是旋涂(sod)或流体化学气相沉积(fcvd)。对于高深宽比的沟槽来说，sod和fcvd是获得致密填充结构的优选方式。

图1d和1f所示的氧离子注入处理的条件可以相同，也可以不同。离子注入处理的注入能量为40～150kev，注入浓度为1×10¹⁰～7×10¹⁶atom/cm³。离子注入处理的目的是为了释放固化过程产生的应力，因此注入深度在任何范围都能达到上述目的。优选每次注入深度达到形成该部分的深度，例如氧离子注入处理第一电介质4的深度优选到沟槽底部，氧离子注入处理第一电介质5的深度优选等于第一电介质5在沟槽内的深度。

应在重复第一电介质的填充和氧离子注入处理后沟槽内还有需要填充的空间。由于沟槽的下部已经被填充，沟槽需要被填充部分的深宽比较小，因此该部分可以采用常规的化学气相沉积(cvd)填充。cvd可以是pecvd、sacvd等。如图1g所示，可以通过cvd将第二电介质6填充满沟槽。第二电介质6可以与第一电介质4,5相同，也可以不同。本领域技术人员可以根据工艺要求等因素选择适当的第一电介质4,5和第二电介质6。

最后，如图1h所示，进行热处理使第一电介质4,5和第二电介质6固化形成氧化硅。热处理可以是退火，可以是现场水汽生成退火(in-situsteamgeneration，issg)或干法快速热退火(rapidthermalanneal,rta)，但并不限于这两种方法。经过退火后，可流动电介质内部的微型通道消失，形成致密的氧化硅。

可流动电介质固化后，可以进行平坦化处理，出去沟槽外部的固化的电介质。形成的半导体器件的截面示意图如图1i所示。

如图2a-2g示出本发明的另一实施例的，与上一实施例不同之处在于形成沟槽后，在沟槽内形成内衬层8。内衬层8的材料包括氧化硅及氮化硅中的至少一种。优选采用氮化硅作为内衬层材料。然后采用与图1c-1g相同的处理方式形成浅沟槽隔离结构。

本发明还公开由上述方法制备的半导体器件。

本发明的半导体制备方法，重复可流动电介质部分填充沟槽、随后离子注入处理可流动电介质步骤，可以分步释放固化时产生的应力，从而不会在最后的热处理步骤中导致应力过于集中，进而避免有源区域倒塌的发生。更进一步，沟槽下部采用sod或fcvd形成可流动电介质以确保形成更好的填充性能，沟槽上部可以采用cvd形成可流动电介质。本发明的方法特别适用于高深宽比的沟槽，例如深宽比为15:1-30:1的沟槽，更优选深宽比为20:1-30:1的沟槽。

与现有技术形成半导体器件的方法(如图3a-3d所示)相比，可流动电介质在固化的时，应力集中，由于没有应力释放工艺可能会导致形成的有源区域倒塌，例如图3e所示。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。