半导体器件孔结构的刻蚀方法和刻蚀设备与流程

本发明涉及刻蚀设备
技术领域：
，特别是涉及一种半导体器件的孔结构的刻蚀方法和一种刻蚀设备。
背景技术：
：制备半导体器件过程中一般会刻蚀孔结构，目前有一种刻蚀设备，例如amatmxppoly刻蚀设备，其配置了单(一个)射频电源系统(简称rf系统)，用于控制等离子体密度及其轰击力度，该刻蚀设备在刻蚀半导体器件的不同介质时会采用该单射频电源系统降低等离子体的轰击力度的方式来保证刻蚀半导体器件的不同介质时有较好的刻蚀选择比，但是为了保证较高的刻蚀选择比而降低轰击力度势必要降低该单射频电源系统的功率，等离子体密度便也会随之降低，这就会影响半导体器件各区域的刻蚀均匀性。目前这种配置单射频电源系统的刻蚀设备，是采用聚焦环(focusring)来改善刻蚀均匀性。然而，虽然聚焦环可以改善刻蚀均匀性，但也会使较多的等离子体经聚焦环反射后轰击孔结构的侧壁，这就会降低侧壁保护物的保护效果，从而降低侧壁区域介质的反应活化能，会加快侧壁被轰击区域的蚀刻速率，从而导致最终刻蚀出的孔结构形貌异常。尤其当刻蚀到反应活化能本来就低、容易发生反应的介质时，例如硅，刻蚀该介质时速率本来就会很快，侧壁保护物被轰击掉时，更加会加快侧壁的刻蚀速率，更容易导致刻蚀出的孔结构形貌异常，甚至会把孔结构侧壁区域刻穿，导致孔结构内部填充物跟邻近层次结构发生短路。图1和图2是利用目前这种配置单射频电源系统的刻蚀设备刻蚀的半导体器件孔结构的纵截面的形貌示意图，从图1和图2可以看出圆圈内(圆圈内侧壁介质是si层,si层之上是化学反应活化能更高的sio2层)孔结构侧壁的形貌是异常的。对于这种配置单射频电源系统的刻蚀设备，理论上可以选择将其改造为具备双射频电源系统，令其中一个射频电源系统控制等离子体轰击力度保证刻蚀选择比，另一个射频电源系统控制等离子密度来确保刻蚀均匀性，但是需要大规模更改，可行性不是很高，且需要改造的项目很多，改造起来难度大，成本也会很高，改造周期也会很长。技术实现要素：基于此，有必要提供一种半导体器件孔结构的刻蚀方法和一种刻蚀设备。一种半导体器件孔结构的刻蚀方法，所述方法包括：提供完成了前层工序的半导体器件；产生等离子体；利用单射频电源系统控制等离子体密度，并利用所述单射频电源系统在刻蚀所述半导体器件中不同介质时降低等离子体的轰击力度，并利用聚焦环反射等离子体，令等离子体打入所述半导体器件区域，在所述半导体器件的不同介质中刻蚀出孔结构；其中，所述聚焦环包围所述半导体器件的外周边缘，所述聚焦环内周边缘和半导体器件外周边缘之间的间距小于或等于1mm时，设置所述聚焦环的高度为5.1mm～27.9mm；所述间距大于1mm时，设置所述聚焦环的高度为1.1mm～6.2mm。上述半导体器件孔结构的刻蚀方法，无需利用双射频电源系统，只需在刻蚀孔结构的过程中利用高度为1.1mm～27.9mm的聚焦环反射等离子体，相比于高于1.1mm～27.9mm的聚焦环，能够减少经所述聚焦环反射的、打在半导体器件孔结构侧壁区域的等离子体，既能改善半导体器件孔结构的形貌，也不需要将单射频电源系统更换为双射频电源系统，硬件改造规模小，周期短，成本低，可行性高，且也能同时保证在刻蚀半导体器件中不同介质时的刻蚀选择比以及各区域的刻蚀均匀性。且聚焦环内周边缘和半导体器件外周边缘之间的间距小于1mm时，聚焦环的高度范围比间距大于或等于1mm时更高一些，可以降低半导体器件区域内被反射的等离子体减少的程度，从而减小半导体器件各区域的腐蚀差异，使得半导体器件各个区域被腐蚀的越均匀，从而确保刻蚀设备在刻蚀半导体器件时的腐蚀速率均匀性。在其中一个实施例中，所述聚焦环内周边缘和半导体器件外周边缘之间的间距小于或等于1mm，所述聚焦环的高度为(19.1-0.25)mm～(19.1+0.25)mm。在其中一个实施例中，所述在所述半导体器件的不同介质中刻蚀出孔结构的步骤是利用包括氯气和溴化氢的等离子体、采用干法刻蚀、利用各向异性刻蚀机制，在所述半导体器件的不同介质中刻蚀出孔结构。在其中一个实施例中，所述半导体器件中形成有第一介质层和第二介质层，所述第一介质层形成于所述第二介质层上，所述第一介质层的化学反应活化能高于第二介质层的化学反应活化能；所述在所述半导体器件的不同介质中刻蚀出孔结构的步骤是先刻蚀所述第一介质层，然后以所述第一介质层为阻挡层刻蚀所述第二介质层，得到所述半导体器件的孔结构。在其中一个实施例中，所述半导体器件为dmos器件，所述dmos器件包括si层和sio2层，所述第一介质层为所述sio2层，所述第二介质层为所述si层。还提出一种刻蚀设备，包括：等离子体发生器，用于产生等离子体；聚焦环，用于反射等离子体，令等离子体打入半导体器件区域；以及单射频电源系统，用于控制等离子体密度，并用于在刻蚀半导体器件时降低等离子体的轰击力度，以在半导体器件的不同介质中刻蚀出孔结构时保证刻蚀选择比；其中，所述聚焦环包围所述半导体器件的外周边缘，所述聚焦环内周边缘和半导体器件外周边缘之间的间距小于或等于1mm时，所述聚焦环的高度为5.1mm～27.9mm；所述聚焦环内周边缘和半导体器件外周边缘之间的间距大于1mm时，所述聚焦环的高度为1.1mm～6.2mm。上述刻蚀设备，无需改造成具备双射频电源系统，只需利用高度为1.1mm～27.9mm的聚焦环反射等离子体，就能改善半导体器件孔结构的形貌，改造规模小，周期短，成本低，可行性高。且上述仅配置单射频电源系统的刻蚀设备，被用于刻蚀半导体器件的孔结构，可以扩大半导体器件的产能，也提高了库存刻蚀设备的利用率。且聚焦环内周边缘和半导体器件外周边缘之间的间距小于1mm时，聚焦环的高度范围比间距大于或等于1mm时更高一些，可以降低半导体器件区域内被反射的等离子体减少的程度，从而减小半导体器件各区域的腐蚀差异，使得半导体器件各个区域被腐蚀的越均匀，确保刻蚀设备在刻蚀半导体器件时的腐蚀速率均匀性。在其中一个实施例中，所述聚焦环内周边缘和半导体器件外周边缘之间的间距小于或等于1mm，所述聚焦环的高度为(19.1-0.25)mm～(19.1+0.25)mm。在其中一个实施例中，所述单射频电源系统为偏置功率射频电源系统，所述偏置功率射频电源系统用于降低功率以降低等离子体的偏置轰击力度，以保证在刻蚀半导体器件中不同介质时的刻蚀选择比。在其中一个实施例中，所述刻蚀设备内开设有腔体，所述刻蚀设备还包括静电吸盘、覆盖环以及基座；所述聚焦环位于所述覆盖环上，所述静电吸盘用于利用静电吸附住半导体器件，所述覆盖环覆盖基座，部分所述覆盖环用于承托所述半导体器件。在其中一个实施例中，所述刻蚀设备为amatmxppoly刻蚀设备。附图说明图1为一利用目前的刻蚀设备刻蚀的半导体器件孔结构的纵截面的形貌示意图；图2为另一利用目前的刻蚀设备刻蚀的半导体器件孔结构的纵截面的形貌示意图；图3为本申请一个实施例中半导体器件孔结构的刻蚀方法的流程示意图；图4为一个具体实施例中完成了前层工序的dmos器件的结构示意图；图5为基于图5刻蚀了孔结构的dmos器件的结构示意图；图6为一个实施例装有晶片的刻蚀设备的右半边剖面示意图；图7为一个实施例中降低聚焦环高度后的等离子体示意图；图8为一个具体实施例中利用本申请实施例的方法刻蚀出来的半导体器件边缘区域的孔结构的纵截面的形貌图；图9为一个实施例中以晶片为例的刻蚀设备的腔体内的结构示意图；图10是一个具体实施例中聚焦环的俯视结构示意图。具体实施方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。图3为本申请一个实施例中半导体器件孔结构的刻蚀方法的流程示意图。请参阅图3，本申请实施例中的半导体器件孔结构的刻蚀方法，包括步骤302至步骤304：步骤302，提供完成了前层工序的半导体器件。具体地，半导体器件可以是包含了多个管芯、并完成了前层工序的晶片。该晶片中排列有多个完成了前层工序的管芯，每个管芯均需要刻蚀出相应的孔结构。所述半导体器件中形成有第一介质层和第二介质层，所述第一介质层形成于所述第二介质层上，所述第一介质层的化学反应活化能高于第二介质层的化学反应活化能；后续在所述半导体器件的不同介质中刻蚀出孔结构的步骤是先刻蚀所述第一介质层，然后以所述第一介质层为阻挡层刻蚀所述第二介质层，得到所述半导体器件的孔结构。具体地，所述半导体器件为dmos器件，所述dmos器件包括si层和sio2层，所述第一介质层为所述sio2层，所述第二介质层为所述si层。具体地，提供的半导体器件可以是如图4所示的完成了前层工序的dmos器件，图5为在图4中刻蚀出孔结构的doms器件。图4和图5均包括衬底410、外延层420、阱区430、有源区440、浅沟槽隔离结构450、栅氧层460、场氧层470、栅极多晶硅480、层间介质层490，层间介质层490位于栅极多晶硅480上，层间介质层490是sio2层，栅极多晶硅480是si层。然后在图4中的层间介质层490和栅极多晶硅480中刻蚀孔结构。具体是利用包括氯气和溴化氢的等离子体、采用干法刻蚀、利用各向异性刻蚀机制，先刻蚀sio2层，然后以sio2层为阻挡层刻蚀si层，得到dmos器件的孔结构。其中，干法刻蚀的各向异性刻蚀反应机制(包括损伤机制和保护机制)刻蚀过程的化学反应式为：si+cl2+hbr-->sicl4(g)+sibr4；刻蚀过程中，cl2和hbr以气态进入刻蚀设备的腔体中，产生等离子体去刻蚀si层，sibr4是侧壁保护物的主要成分。步骤304，产生等离子体。具体可以是利用等离子发生器产生等离子体。步骤306，利用单射频电源系统控制等离子体密度，并利用所述单射频电源系统在刻蚀所述半导体器件中不同介质时降低等离子体的轰击力度，并利用高度为1.1mm～27.9mm的聚焦环反射等离子体，令等离子体打入所述半导体器件区域，在所述半导体器件的不同介质中刻蚀出孔结构。本实施例，通常是采用干法刻蚀工艺刻蚀半导体器件，干法刻蚀工艺是一种常用的刻蚀工艺。干法刻蚀工艺的各向异性刻蚀反应机制包括损伤(damage)机制和保护(block)机制。损伤机制是利用等离子体中的正离子经过加速后对被刻蚀介质撞击，然后发生反应形成副产物的过程，其具有很好的方向性，但是对不同的被刻蚀介质的刻蚀选择比(不同被刻蚀介质蚀刻速率的比值)很小。保护机制是用等离子体中的自由基与被刻蚀介质反应产生副产物，同时利用特定的反应在被蚀刻介质侧壁产生聚合物的过程，这些聚合物会作为侧壁保护物保护孔结构的侧壁不被损伤。通常半导体器件要刻穿多层不同介质才能刻蚀出目标孔结构。对于不同的介质，一般会配置不同的蚀刻速率，即对于不同介质要保证一定的刻蚀选择比，即刻蚀选择比不能太小。本实施例是采用该单射频电源系统即仅配置一个射频电源系统来保证不同介质有较好的刻蚀选择比。不同介质的刻蚀选择比可以由轰击力度来控制，这是因为不同的介质的键能、化学反应活化能不同，轰击力度越小，不同介质的刻蚀速率差异越明显，刻蚀选择比越好；而轰击力度越大，不论何种介质，都会更容易和等离子体发生反应，则导致不同介质刻蚀速率也趋于一致。但是为了保证较高的刻蚀选择比而降低轰击力度势必要降低该单射频电源系统的功率，等离子体密度便也会随之降低，这就会影响半导体器件各区域的刻蚀均匀性。而本实施例的聚焦环在刻蚀半导体器件的孔结构时能够反射等离子体，令等离子体打半导体器件区域，以提高半导体区域内等离子体密度，能够改善刻蚀均匀性。且本实施例的聚焦环的高度处于1.1mm～27.9mm的范围，相比于高于该高度范围的聚焦环，本实施例的聚焦环可以减少经所述聚焦环反射的、打在半导体器件孔结构侧壁区域的等离子体，能改善半导体器件孔结构的形貌，同时也能在一定程度上提高刻蚀均匀性。经发明人实验，发现利用高于1.1mm～27.9mm高度范围的聚焦环刻蚀出的半导体器件中的异常孔结构的区域多出现在半导体器件边缘的区域，通常是边缘4.5mm区域内刻蚀出来的孔结构形貌容易异常。例如，如图6所示，晶片40被聚焦环50包围，晶片40中边缘第一颗完整的管芯(图6中虚线中的晶片40区域，管芯尺寸为2970um*2240um)在刻蚀孔结构时容易异常。如图7(b)所示，设置聚焦环的高度处于1.1mm～27.9mm范围后，部分等离子体就不会被反射至半导体器件区域而是打出聚焦环外。处于1.1mm～27.9mm高度的聚焦环尤其是能够减少经聚焦环内壁反射的、打在半导体器件边缘区域孔结构侧壁区域的等离子体，改善边缘区域孔结构的形貌，这是因为通常半导体器件边缘被反射的等离子体较多，边缘的孔结构侧壁受轰击也比靠近中心的孔结构侧壁严重。对于晶片各区域，腐蚀速率均匀性越好，各个区域的腐蚀差异性越小，腐蚀的越均匀。经发明人实验，聚焦环的高度会影响腐蚀速率均匀性，聚焦环高度越低，虽然有助于改善晶片边缘区域的形貌，但会提高腐蚀速率均匀性，即会使半导体晶片各个区域腐蚀速率不同，尤其边缘区域腐蚀速率会比中间区域的腐蚀速率要小，这就会增大晶片各区域的腐蚀差异性。表1为发明人用不同高度聚焦环刻蚀晶片后，晶片边缘区域的孔结构形貌以及晶片的腐蚀速率均匀性的对照表。表1聚焦环高度(mm)边缘区域的孔结构形貌腐蚀速率均匀性38.1ng4.2％33.2ng4.7％27.9ok5.2％23.3ok6.1％19.1ok6.3％14.3ok7.8％8.4ok8.5％5.1ok9.2％0ok10.9％从表1中可知，聚焦环高度过高时，如表1中为33.2mm、38.1mm时，晶片边缘孔结构是异常的，这是由于晶片边缘区域被聚焦环反射的等离子比较多，晶片边缘孔结构侧壁受聚焦环反射的等离子轰击也比较多。而聚焦环高度越低，腐蚀速率均匀性越高，这是因为较多的等离子体直接打出聚焦环外，晶片各个区域的等离子密度降低程度不同，其中晶片边缘区域的等离子体密度降低最多。而如果聚焦环内周边缘和半导体器件外周边缘之间没有间距或者间距可忽略的情况，相比于与有间距且间距较大的情况，聚焦环高度越低的话，晶片边缘区域的等离子体密度降低程度就会更大，因此为改善半导体器件边缘区域孔结构的形貌，也保证小于10％的腐蚀速率均匀性，可以设置聚焦环内周边缘和半导体器件外周边缘之间的间距较小时的聚焦环高度，高于聚焦环内周边缘和半导体器件外周边缘之间的间距较大时的聚焦环高度，以确保刻蚀设备在刻蚀半导体器件时腐蚀速率均匀性较好。例如，本申请实施例中，聚焦环内周边缘和半导体器件外周边缘之间的间距小于或等于1mm时，设置聚焦环的高度为5.1mm～27.9mm,具体为(19.1-0.25)mm～(19.1+0.25)mm。聚焦环内周边缘和半导体器件外周边缘之间的间距大于1mm时，设置聚焦环的高度为1.1mm～6.2mm。上述半导体器件孔结构的刻蚀方法，无需利用双射频电源系统，只需在刻蚀孔结构的过程中利用高度为1.1mm～27.9mm的聚焦环反射等离子体，相比于高于1.1mm～27.9mm的聚焦环，能够减少经所述聚焦环反射的、打在半导体器件孔结构侧壁区域的等离子体，既能改善半导体器件孔结构的形貌，也不需要将单射频电源系统更换为双射频电源系统，硬件改造规模小，周期短，成本低，可行性高，且也能同时保证在刻蚀半导体器件中不同介质时的刻蚀选择比以及各区域的刻蚀均匀性。且聚焦环内周边缘和半导体器件外周边缘之间的间距小于1mm时，聚焦环的高度范围比间距大于或等于1mm时更高一些，可以降低半导体器件区域内被反射的等离子体减少的程度，从而减小半导体器件各区域的腐蚀差异，使得半导体器件各个区域被腐蚀的越均匀，从而确保刻蚀设备在刻蚀半导体器件时的腐蚀速率均匀性。利用本申请实施例中的刻蚀方法可以改善半导体器件孔结构形貌，尤其是可以改善半导体器件边缘区域孔结构的异常形貌。如图8为一个具体实施例中本申请实施例中的刻蚀方法刻蚀出来的半导体器件边缘区域的孔结构的纵截面的形貌图，跟图1和图2的异常形貌相比，图8中的孔结构形貌显然得到了改善。且上述半导体器件孔结构的刻蚀方法，也同时能在刻蚀半导体器件中不同介质时的保证刻蚀选择比以及半导体器件各区域的刻蚀均匀性，还可以扩大半导体器件的产能，加大库存的具备单射频电源系统的刻蚀设备的利用率。本申请实施例还提出一种刻蚀设备。请参阅图6和图9，该刻蚀设备包括：等离子体发生器(图未示出)，用于产生等离子体；高度为1.1mm～27.9mm的聚焦环50，用于反射等离子体，令等离子体打入半导体器件区域；以及单射频电源系统(图未示出)，用于控制等离子体密度，并用于在刻蚀半导体器件时降低等离子体的轰击力度，以在半导体器件的不同介质中刻蚀出孔结构时保证刻蚀选择比；其中，如图9所示，所述聚焦环50包围所述半导体器件的外周边缘。可以设置聚焦环50内周边缘和半导体器件外周边缘之间的间距较小时的聚焦环高度，高于聚焦环50内周边缘和半导体器件外周边缘之间的间距较大时的聚焦环高度，例如，所述聚焦环50内周边缘和半导体器件外周边缘之间的间距小于或等于1mm时，所述聚焦环50的高度为5.1mm～27.9mm，具体可以为(19.1-0.25)mm～(19.1+0.25)mm；所述聚焦环50内周边缘和半导体器件外周边缘之间的间距大于1mm时，所述聚焦环50的高度为1.1mm～6.2mm。具体地，请参阅图9，图9为一个实施例中，以晶片为例的刻蚀设备的腔体10内的结构示意图。该刻蚀设备内开设有腔体10，刻蚀设备还包括用于固定晶片的固定装置以及用于保护刻蚀设备底部结构的覆盖环(coverring)20，固定装置可以是静电吸盘30，利用静电吸附住晶片40；聚焦环50、覆盖环20以及静电吸盘30均设于腔体10内。聚焦环50包围了晶片40的外周边缘。等离子体发生器产生等离子体，打在腔体10内的晶片40区域上，利用等离子体刻蚀出晶片40的孔结构。具体地，请参阅图6，图6示出了右半边的装有晶片的刻蚀设备的剖面示意图，图6中，刻蚀设备还包括基座60，覆盖环20覆盖了基座60，部分覆盖环20用于承托晶片40，即晶片40被静电吸盘30固定，还部分延伸至覆盖环20上。图6中的晶片40为利用光刻工艺去掉边缘约1.5mm无导电图形区域的晶片。该刻蚀设备可以是amatmxppoly刻蚀设备。该单射频电源系统具体可为频率为13.56mhz的偏置功率射频电源系统(简称biasrf系统)，偏置功率射频电源系统用于降低功率以降低等离子体的偏置轰击力度，以保证在刻蚀半导体器件中不同介质时的刻蚀选择比。具体地，聚焦环的形状与半导体器件的形状相适应。例如，为晶片的半导体器件是圆形，包围晶片的聚焦环形状也是圆形。如图10所示，图10是一个具体实施例中聚焦环的俯视结构示意图，图10中，聚焦环50形状也是圆形，被该聚焦环50包围的晶片40也是圆形。上述刻蚀设备，无需改造成具备双射频电源系统，只需利用高度为1.1mm～27.9mm的聚焦环50反射等离子体，就能改善半导体器件孔结构的形貌，改造规模小，周期短，成本低，可行性高。且上述仅配置单射频电源系统的刻蚀设备，被用于刻蚀半导体器件的孔结构，可以扩大半导体器件的产能，也提高了库存刻蚀设备的利用率。且聚焦环50内周边缘和半导体器件外周边缘之间的间距小于1mm时，聚焦环50的高度范围比间距大于或等于1mm时更高一些，可以降低半导体器件区域内被反射的等离子体减少的程度，从而减小半导体器件各区域的腐蚀差异，使得半导体器件各个区域被腐蚀的越均匀，确保刻蚀设备在刻蚀半导体器件时的腐蚀速率均匀性。以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。当前第1页12