半导体装置及其形成方法与流程

本发明是关于半导体装置，特别是关于具有将场板与基底电连接的导电结构的半导体装置及其形成方法。

背景技术：

半导体装置被用于各种电子应用中，例如高功率装置、个人电脑、手机、数字相机及其他电子装置。这些半导体装置一般藉由在半导体基底上沉积绝缘层或介电层、导电层材料和半导体层材料，随后藉由使用微影(photolithography)工艺将各种材料层图案化以制造而成。因此，在半导体基底上形成电路装置和组件。

在这些装置中，由于高电子迁移率晶体管(high-electronmobilitytransistors，hemts)具有例如高输出功率和高崩溃电压的优势，它们被广泛地使用于高功率的应用中。

虽然现存的半导体装置及其形成方法已足够应付它们原先预定的用途，但它们仍未在各个方面皆彻底的符合要求，因此半导体集成电路和技术目前仍有需克服的问题。

技术实现要素：

本发明提供了半导体装置的实施例及其形成方法的实施例，特别是高电子迁移率晶体管(hemt)。在本发明的一些实施例中，使用具有高热传系数(thermalconductivitycoefficient)的复合基底，并将设置于栅极结构与漏极电极之间的场板藉由导电结构电连接至复合基底，以同时达到降低电场与散热的目的，进而改善高电流密度的半导体装置的运作效能。

根据一些实施例，提供半导体装置。半导体装置包含第一复合iii-v族半导体层设置于复合基底上，以及第二iii-v族半导体层设置于第一复合iii-v族半导体层上。半导体装置也包含栅极结构设置于第二iii-v族半导体层上，以及源极电极和漏极电极设置于第二iii-v族半导体层上和栅极结构的相对两侧。半导体装置更包含场板设置于栅极结构与漏极电极之间，以及导电结构穿过第二iii-v族半导体层和第一复合iii-v族半导体层，其中场板藉由导电结构与复合基底电连接。

根据一些实施例，提供半导体装置。半导体装置包含第一复合iii-v族半导体层设置于复合基底上，以及第二iii-v族半导体层设置于第一复合iii-v族半导体层上。半导体装置也包含源极电极、栅极结构和漏极电极设置于第二iii-v族半导体层上，且栅极结构位于源极电极与漏极电极之间。半导体装置更包含第一场板区设置于栅极结构与漏极电极之间，以及第一导电结构电连接第一场板区与复合基底，其中第一导电结构与源极电极电性隔离。

根据一些实施例，提供半导体装置的形成方法。半导体装置的形成方法包含在复合基底上形成第一复合iii-v族半导体层，以及在第一复合iii-v族半导体层上形成第二iii-v族半导体层。半导体装置的形成方法也包含在第二iii-v族半导体层上形成源极电极、栅极结构和漏极电极，且栅极结构位于源极电极与漏极电极之间。半导体装置的形成方法更包含在栅极结构与漏极电极之间形成场板，以及形成导电结构穿过第二iii-v族半导体层和第一复合iii-v族半导体层，且场板藉由导电结构与复合基底电连接。

本发明的半导体装置可应用于多种类型的半导体装置，为让本发明的特征和优点能更明显易懂，下文特举出应用于增强型(enhancedmode，即normally-off)的高电子迁移率晶体管(hemt)的实施例，并配合所附图式，作详细说明如下。

附图说明

藉由以下的详述配合所附图式，我们能更加理解本发明实施例的观点。值得注意的是，根据工业上的标准惯例，一些部件(feature)可能没有按照比例绘制。事实上，为了能清楚地讨论，不同部件的尺寸可能被增加或减少。

图1a-图1g是根据一些实施例，显示形成图1g的半导体装置的各个中间阶段的剖面示意图；

图2是根据一些实施例，显示半导体装置的上视图，其中图1g是沿着图2中线i-i’的半导体装置的剖面示意图；

图3是根据一些实施例，显示半导体装置的上视图；

图4a是根据一些实施例，显示半导体装置的上视图；

图4b是根据一些实施例，显示图4a中a区域的放大示意图；

图5是根据一些实施例，显示半导体装置的上视图；

图6a是根据一些实施例，显示半导体装置的透视图；

图6b是根据一些实施例，显示半导体装置的剖面示意图，其中图6b是沿着图6a中线x1-x2的半导体装置的剖面示意图；

图7a是根据一些实施例，显示半导体装置的透视图；

图7b是根据一些实施例，显示半导体装置的剖面示意图，其中图7b是沿着图7a中线x1-x2的半导体装置的剖面示意图；

图8a是根据一些实施例，显示半导体装置的透视图；以及

图8b是根据一些实施例，显示半导体装置的剖面示意图，其中图8b是沿着图8a中线x1-x2的半导体装置的剖面示意图。

附图符号说明：

100a、100b、100c、100d、100e、100f、100g～半导体装置；

101～基底；

103～缓冲层；

105～晶种层；

106～复合基底；

107～第一复合iii-v族半导体层；

107’～基座；

107’s～顶面；

107”～鳍片结构；

109～第二iii-v族半导体层；

111～栅极结构；

112～第一沟槽；

113～第一导电部分；

115～第一介电层；

117～源极电极；

119～漏极电极；

121～第二导电部分；

123～第二介电层；

125～栅极金属层；

127～第三介电层；

129～场板；

129a～第一场板区；

129b～第二场板区；

129c～第三场板区；

131～第四介电层；

132～第二沟槽；

133a～第三导电部分；

133b、133d～导电层；

133c、133e～导孔；

133c1～第一导孔；

133c2～第二导孔；

133c3～第三导孔；

134～开口；

150a、150b、150c、150d1、150d2、150d3～导电结构。

具体实施方式

以下揭露提供了很多不同的实施例或范例，用于实施所提供的半导体装置的不同元件。各元件和其配置的具体范例描述如下，以简化本发明实施例。当然，这些仅仅是范例，并非用以限定本发明。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在不同的范例中重复参考数字及/或字母。如此重复是为了简明和清楚，而非用以表示所讨论的不同实施例及/或形态之间的关系。

以下描述实施例的一些变化。在不同图式和说明的实施例中，相似的参考数字被用来标明相似的元件。可以理解的是，在方法的前、中、后可以提供额外的操作，且一些叙述的操作可为了该方法的其他实施例被取代或删除。

图1a-图1g是根据一些实施例，显示形成图1g的半导体装置100a的各个中间阶段的剖面示意图。

根据一些实施例，如图1a所示，提供复合基底106。复合基底106包含基底101、设置于基底101上的缓冲层103和设置于缓冲层103上的晶种层105。值得注意的是，基底101可由具有高热传系数的材料制成，例如氮化铝(aln)。一些实施例中，基底101包含陶瓷材料。陶瓷材料包含金属无机材料。一些其他的实施例中，基底101可由硅(si)、碳化硅(sic)、氮化镓(gan)、二氧化硅(sio2)、蓝宝石(sapphire)或前述的组合所形成。上述蓝宝石基板为氧化铝及形成在其上方的氮化镓组成。

一些实施例中，缓冲层103的设置是用来作为后续形成的晶种层105与基底101之间的间隔层，避免晶种层105直接与基底101接触。缓冲层103可由氧化硅、氮化硅、氮氧化硅、前述的组合或其他材料所形成。一些实施例中，缓冲层103的形成方法可包含有机金属化学汽相沉积(metalorganicchemicalvapordeposition，mocvd)、分子束外延(molecularbeamepitaxy，mbe)、氢化物气相外延法(hydridevaporphaseepitaxy，hvpe)、其他合适的方法或前述的组合。此外，一些实施例中，缓冲层103可为多层结构。

一些实施例中，晶种层105可由硅(si)或其他合适的材料所形成。一些实施例中，晶种层105的形成方法可包含选择性外延成长(selectiveepitaxygrowth,seg)工艺、化学汽相沉积法(chemicalvapordeposition,cvd)工艺(例如，气相外延(vapor-phaseepitaxy,vpe)工艺、低压化学汽相沉积(lowpressurechemicalvapordeposition,lpcvd)工艺、超高真空化学汽相沉积(ultra-highvacuumchemicalvapordeposition,uhv-cvd)工艺)、分子束外延工艺、沉积经掺杂的非晶半导体(例如，si)之后固相外延再结晶(solid-phaseepitaxialrecrystallization,sper)步骤、藉由直接转贴晶种的方式或其他合适的工艺。图1a绘示的复合基底106由基底101、缓冲层103和晶种层105构成，但复合基底106亦可包含其他层膜，本揭露并不以此为限。

接着，根据一些实施例，如图1b所示，在复合基底106上形成第一复合iii-v族半导体层107，以及在第一复合iii-v族半导体层107上形成第二iii-v族半导体层109。一些实施例中，第一复合iii-v族半导体层107由未掺杂的(undoped)氮化镓(gan)或者结合多层掺杂与未掺杂的氮化镓交错制成，且第二iii-v族半导体层109由掺杂后的氮化铝镓(algan)制成。

一些其他的实施例中，第一复合iii-v族半导体层107和第二iii-v族半导体层109的材料可包含氮化铝镓(algan)、氮化镓(gan)、氮化铝(aln)、砷化镓(gaas)、磷化铟镓(gainp)、砷化铝镓(algaas)、磷化铟(inp)、砷化铟铝(inalas)、深化铟镓(ingaas)、其他合适的iii-v族材料或前述的组合。值得注意的是，第一复合iii-v族半导体层107和第二iii-v族半导体层109包含不同的材料以形成异质接合(heterojunction)，使得第一复合iii-v族半导体层107与第二iii-v族半导体层109之间的界面藉由异质材料的能隙(bandgap)差而产生二维电子气(two-dimensionalelectrongas，2deg)的电流。

此外，第一复合iii-v族半导体层107和第二iii-v族半导体层109的形成方法可包含有机金属化学汽相沉积(metalorganicchemicalvapordeposition，mocvd)或其他合适的方法。一些其他的实施例中，第一复合iii-v族半导体层107和第二iii-v族半导体层109可分别包含多层的结构。

接续前述，如图1b所示，在第二iii-v族半导体层109上形成栅极结构111，并形成穿过第二iii-v族半导体层109、第一复合iii-v族半导体层107、晶种层105和缓冲层103的第一沟槽112。

一些实施例中，栅极结构111可由p型掺杂的氮化镓制成。一些其他的实施例中，栅极结构111可包含p型掺杂的氮化铝镓(algan)、氮化镓(gan)、氮化铝(aln)、砷化镓(gaas)、磷化铟镓(gainp)、砷化铝镓(algaas)、磷化铟(inp)、砷化铟铝(inalas)、深化铟镓(ingaas)、其他合适的iii-v族材料或前述的组合。此外，栅极结构111的形成方法可包含前述的沉积或外延工艺，以及离子注入(ionimplantation)或原位(in-situ)掺杂工艺。

此外，可选择性地形成栅极结构111。举例而言，在空乏型(depletionmode，即normall-on)的高电子迁移率晶体管(hemt)中可省略栅极结构111。在此实施例中，后续形成的栅极金属层125将直接接触第二iii-v族半导体层109，且后续形成的栅极金属层125将作为半导体装置的栅极结构。

值得注意的是，移除一部分的第二iii-v族半导体层109、第一复合iii-v族半导体层107、晶种层105和缓冲层103以形成第一沟槽112。第一沟槽112的形成方法可包含在第二iii-v族半导体层109上形成遮罩层(未绘示)。然后，藉由实施图案化工艺将遮罩层图案化以形成图案化的遮罩(未绘示)。图案化工艺包含微影工艺和刻蚀工艺。微影工艺包含光阻涂布(例如旋转涂布)、软烤、遮罩对准、曝光、曝光后烘烤、光阻显影、洗涤和烘干(例如硬烤)。刻蚀工艺包含干式刻蚀或湿式刻蚀。结果，图案化的遮罩暴露出第二iii-v族半导体层109的一部分。然后，使用图案化的遮罩为遮罩实施干式刻蚀或湿式刻蚀工艺以形成第一沟槽112。

根据一些实施例，如图1c所示，在第一沟槽112内形成第一导电部分113，以及在第二iii-v族半导体层109上形成第一介电层115。第一介电层115顺应性地(conformally)覆盖第一导电部分113和栅极结构111。

一些实施例中，第一导电部分113可由多晶硅、金属或其他导电材料制成。第一导电部分113可由沉积工艺形成，例如化学汽相沉积(chemicalvapordeposition，cvd)工艺、物理汽相沉积(physicalvapordeposition，pvd)工艺、原子层沉积(atomiclayerdeposition，ald)工艺、高密度电浆化学汽相沉积(highdensityplasmachemicalvapordeposition，hdpcvd)工艺、金属有机化学汽相沉积(mocvd)工艺、电浆增强化学汽相沉积(plasma-enhancedchemicalvapordeposition，pecvd)工艺或前述的组合。

此外，第一介电层115可由氧化硅、氮化硅、氮氧化硅或其他合适的介电材料制成。再者，第一介电层115可藉由化学汽相沉积(cvd)工艺、物理汽相沉积(pvd)工艺、原子层沉积(ald)工艺、高密度电浆化学汽相沉积(hdpcvd)工艺或前述的组合以形成。

根据一些实施例，如图1d所示，在第一导电部分113上形成第二导电部分121，以及在第二iii-v族半导体层109上形成源极电极117和漏极电极119。明确而言，第二导电部分121、源极电极117和漏极电极119穿过第一介电层115和第二iii-v族半导体层109。一些其他的实施例中，源极电极117和漏极电极119的底部嵌入第一复合iii-v族半导体层107内。在本实施例中，栅极结构111位于源极电极117与漏极电极119之间。

一些实施例中，第二导电部分121、源极电极117和漏极电极119由导电材料制成，例如铝(al)、铜(cu)、钨(w)、钛(ti)、钽(ta)、氮化钛(tin)或其他合适的材料。此外，第二导电部分121、源极电极117和漏极电极119可为单层的金属结构或多层的金属堆迭结构。源极电极117、漏极电极119与第一复合iii-v族半导体层107之间形成欧姆接触(ohmiccontact)。

值得注意的是，一些实施例中，第二导电部分121与源极电极117和漏极电极119在同一工艺中使用相同的材料制成。此外，第二导电部分121、源极电极117和漏极电极119的形成方法可相似或相同于第一导电部分113的形成方法，在此便不重复叙述。

接续前述，根据一些实施例，如图1e所示，在第一介电层115上形成第二介电层123，且在栅极结构111上形成栅极金属层125。明确而言，栅极金属层125穿过第二介电层123和第一介电层115，且直接接触栅极结构111。

一些实施例中，第二介电层123的工艺和材料可相似或相同于第一介电层115的工艺和材料，在此便不重复叙述。此外，一些实施例中，栅极金属层125可由导电材料制成，例如镍(ni)、金(au)、前述的组合或其他合适的材料。栅极金属层125与栅极结构111之间形成萧特基接触(schottkycontact)。栅极金属层125的形成方法可相似或相同于第一导电部分113的形成方法，在此便不重复叙述。

根据一些实施例，如图1f所示，在第二介电层123上形成第三介电层127，且在第三介电层127上形成场板129。明确而言，场板129位于栅极金属层125上且延伸至栅极金属层125与漏极电极119之间，场板129藉由第三介电层127与栅极金属层125电性隔离。

一些实施例中，第三介电层127的工艺和材料可相似或相同于第一介电层115的工艺和材料，在此便不重复叙述。此外，一些实施例中，场板129可由多晶硅、金属或其他合适的导电材料制成，且可使用沉积工艺和图案化工艺以形成。

随后，在第三介电层127上形成第四介电层131。第四介电层131的工艺和材料可相似或相同于第一介电层115的工艺和材料，在此便不重复叙述。接着，在第二导电部分121上形成第二沟槽132，且在场板129上形成开口134。明确而言，移除一部分的第二介电层123、第三介电层127和第四介电层131，以形成暴露出第二导电部分121的第二沟槽132，以及移除另一部分的第四介电层131，以形成暴露出场板129的开口134。一些实施例中，第二沟槽132和开口134可在同一道刻蚀工艺中形成。

根据一些实施例，如图1g所示，在第二沟槽132内形成第三导电部分133a，在第三导电部分133a上形成导电层133b，在开口134内形成导孔133c，以及在导孔133c上形成导电层133d。一些实施例中，第三导电部分133a、导电层133b、导孔133c和导电层133d可由金属、多晶硅或其他合适的导电材料制成，且可使用沉积工艺和图案化工艺以形成。

在形成导电层133b和133d之后，完成具有导电结构150a的半导体装置100a。值得注意的是，导电结构150a包含第一导电部分113、第二导电部分121和第三导电部分133a，且导电结构150a与栅极金属层125位于源极电极117的相对两侧。

图2是根据一些实施例，显示半导体装100a置的上视图，其中图1g是沿着图2中线i-i’的半导体装置100a的剖面示意图。参见图1g和图2，导电层133b和导电层133d为相连的环状结构，且场板129藉由导孔133c、包含导电层133b和133d的环状结构，以及导电结构150a电连接至复合基底106内的基底101。

此外，一些实施例中，如图2所示，可设置额外的导孔133e将场板129与包含导电层133b和133d的环状结构电连接。一些实施例中，可省略导孔133c和133e中任一者。

一些实施例中，场板129延伸至栅极金属层125与漏极电极119之间以降低半导体装置100a中漏极电极119附近的电场，使得栅极金属层125与漏极电极119之间的电场较不密集，进而减少或延缓崩溃(breakdown)的发生。本实施例藉由设置穿过第二iii-v族半导体层109和第一复合iii-v族半导体层107的导电结构150a，以将场板129与具有高热传系数的复合基底106(例如包含由氮化铝制成的基底101的复合基底106)电连接，可同时达到降低电场与散热的目的，进而改善高电流密度的半导体装置100a的运作效能。

此外，由于导电结构150a设置在远离源极电极117与漏极电极119之间的主动区的位置，可避免对半导体装置100a造成损害。再者，本实施例的导电结构150a并未穿过复合基底106的基底101，也未延伸至源极电极117的正下方，换言之，导电结构150a未延伸至复合基底106的背侧，也未延伸至主动区的正下方，因此可维持半导体装置100a的高崩溃电压，使得半导体装置100a可应用的电压范围不会受到局限。

图3是根据一些实施例，显示半导体装置100b的上视图。半导体装置100b与半导体装置100a的差异在于导电结构的设置位置。

根据一些实施例，如图3所示，在半导体装置100b中，在场板129下设置将场板129电连接至复合基底106的导电结构150b，且导电结构150b位于场板129的正下方的范围内。明确而言，导电结构150b在复合基底106的顶面上的投影落在场板129在复合基底106的顶面上的投影范围内。导电结构150b的工艺和材料可相似或相同于导电结构150a，在此便不重复叙述。

另外，由于半导体装置100b的导电结构150b直接设置在场板129的正下方，可省略半导体装置100a中的导孔133c以及包含导电层133b和133d的环状结构，进而缩小装置的尺寸，产生更大的布线空间。半导体装置100b中其他元件的工艺及材料可相似或相同于半导体装置100a，在此便不重复叙述。

图4a是根据一些实施例，显示半导体装置的100c上视图，而图4b是根据一些实施例，显示图4a中半导体装置100c的a区域的放大示意图。图4a和图4b的半导体装置100c与图2的半导体装置100a的差异在于场板的形状。

根据一些实施例，如图4a和图4b所示，在半导体装置100c中，场板129包含第一场板区129a、第二场板区129b和第三场板区129c。一些实施例中，第一场板区129a、第二场板区129b和第三场板区129c设置于栅极金属层125与漏极电极119之间，且第一场板区129a、第二场板区129b和第三场板区129c彼此物理性地分隔。

在半导体装置100c中，由于在栅极金属层125与漏极电极119之间设置彼此分隔的三个场板区(即第一场板区129a、第二场板区129b和第三场板区129c)，相较于半导体装置100a更能降低漏极电极119附近的电场，使得栅极金属层125与漏极电极119之间的电场较分散，进而减少或延缓崩溃的发生。

此外，第一场板区129a藉由在第一场板区129a上的第一导孔133c1与包含导电层133b和133d的环状结构电连接，第二场板区129b藉由在第二场板区129b上的第二导孔133c2与包含导电层133b和133d的环状结构电连接，且第三场板区129c藉由在第三场板区129c上的第三导孔133c3与包含导电层133b和133d的环状结构电连接，使得第一场板区129a、第二场板区129b和第三场板区129c藉由前述的环状结构以及导电结构150c电连接至复合基底106。

第一导孔133c1、第二导孔133c2和第三导孔133c3的工艺和材料可相似或相同于图1g和图2中的导孔133c和133e，且导电结构150c的工艺和材料可相似或相同于导电结构150a，在此便不重复叙述。

图4a和图4b中显示了两个第一导孔133c1、两个第二导孔133c2和两个第三导孔133c3，然而，第一导孔133c1、第二导孔133c2和第三导孔133c3的数量可不限于此。举例而言，可在半导体装置100c中省略第一导孔133c1中任一者、第二导孔133c2中任一者和第三导孔133c3中任一者。半导体装置100c中其他元件的工艺及材料可相似或相同于半导体装置100a，在此便不重复叙述。

图5是根据一些实施例，显示半导体装置100d的上视图。图5的半导体装置100d与图3的半导体装置100b的差异在于场板的形状。

根据一些实施例，如图5所示，相似于图4a的半导体装置100c，半导体装置100d的场板129包含第一场板区129a、第二场板区129b和第三场板区129c。一些实施例中，第一场板区129a、第二场板区129b和第三场板区129c设置于栅极金属层125与漏极电极119之间且彼此物理性地分隔。因此，相较于图3的半导体装置100b更能降低漏极电极119附近的电场，进而减少或延缓崩溃的发生。

此外，在本实施例中，在第一场板区129a下设置将第一场板区129a电连接至复合基底106的导电结构150d1，在第二场板区129b下设置将第二场板区129b电连接至复合基底106的导电结构150d2，在第三场板区129c下设置将第三场板区129c电连接至复合基底106的导电结构150d3，且导电结构150d1、150d2和150d3分别位于第一场板区129a、第二场板区129b和第三场板区129c的正下方的范围内。

明确而言，导电结构150d1在复合基底106的顶面上的投影落在第一场板区129a在复合基底106的顶面上的投影范围内，导电结构150d2在复合基底106的顶面上的投影落在第二场板区129b在复合基底106的顶面上的投影范围内，且导电结构150d3在复合基底106的顶面上的投影落在第三场板区129c在复合基底106的顶面上的投影范围内。导电结构150d1、150d2和150d3的工艺和材料可相似或相同于导电结构150a，在此便不重复叙述。

图5中显示了两个导电结构150d1、两个导电结构150d2和两个导电结构150d3，然而，导电结构150d1、150d2和150d3的数量可不限于此。举例而言，可在半导体装置100d中省略导电结构150d1中任一者、导电结构150d2中任一者和导电结构150d3中任一者。半导体装置100d中其他元件的工艺及材料可相似或相同于半导体装置100a，在此便不重复叙述。

图6a是根据一些实施例，显示半导体装置100e的透视图，而图6b是根据一些实施例，显示半导体装置100e的剖面示意图，其中图6b是沿着图6a中线x1-x2的半导体装置100e的剖面示意图。

根据一些实施例，在半导体装置100e中，第一复合iii-v族半导体层107包含基座107’和自基座107’突出的复数个鳍片结构107”，且第二iii-v族半导体层109顺应性地覆盖于基座107’和鳍片结构107”上。半导体装置100e的源极电极117和漏极电极119位于第一复合iii-v族半导体层107上且位于栅极结构111的相对两侧。值得注意的是，场板129包含分别覆盖相邻两个鳍片结构107”的第一场板区129a和第二场板区129b。

一些实施例中，第一场板区129a和第二场板区129b并未延伸至基座107’的顶面107’s上。此外，第一场板区129a和第二场板区129b可在主动区(即源极电极117与漏极电极119之间的范围)之外电连接至复合基底106，例如可藉由前述的导电结构、环状结构及/或导孔的设置。半导体装置100e中的元件的工艺及材料可相似或相同于半导体装置100a中的元件，在此便不重复叙述。

图7a是根据一些实施例，显示半导体装置100f的透视图，而图7b是根据一些实施例，显示半导体装置100f的剖面示意图，其中图7b是沿着图7a中线x1-x2的半导体装置100f的剖面示意图。半导体装置100f与半导体装置100e的差异在于场板的设置位置。

在半导体装置100f中，场板129包含位于鳍片结构107”之间的第一场板区129a、第二场板区129b和第三场板区129c。明确而言，第一场板区129a、第二场板区129b和第三场板区129c覆盖基座107’的顶面107’s，且未覆盖鳍片结构107”。

另外，相似于半导体装置100e，第一场板区129a、第二场板区129b和第三场板区129c可在主动区之外电连接至复合基底106，例如可藉由前述的导电结构、环状结构及/或导孔的设置。半导体装置100f中其他元件的工艺及材料可相似或相同于半导体装置100a，在此便不重复叙述。

图8a是根据一些实施例，显示半导体装置100g的透视图，而图8b是根据一些实施例，显示半导体装置100g的剖面示意图，其中图8b是沿着图8a中线x1-x2的半导体装置100g的剖面示意图。半导体装置100g与半导体装置100e的差异在于场板的设置位置。

半导体装置100g包含设置于第二iii-v族半导体层109上的场板129。明确而言，场板129覆盖基座107’的顶面107’s以及复数个鳍片结构107”。另外，相似于半导体装置100e，场板129可在主动区之外电连接至复合基底106，例如可藉由前述的导电结构、环状结构及/或导孔的设置。半导体装置100g中其他元件的工艺及材料可相似或相同于半导体装置100a，在此便不重复叙述。

本发明提供了半导体装置(例如高电子迁移率晶体管(hemt))的实施例及其形成方法的实施例。一些实施例中，藉由设置穿过第二iii-v族半导体层和第一复合iii-v族半导体层的导电结构，以将场板与具有高热传系数的复合基底电连接，可同时达到降低电场与散热的目的，进而改善高电流密度的半导体装置的运作效能。

此外，由于导电结构设置在远离源极电极与漏极电极之间的主动区的位置，可避免对半导体装置造成损害。再者，导电结构未延伸至复合基底的背侧，也未延伸至主动区的正下方，因此可维持半导体装置的高崩溃电压，使得半导体装置可应用的电压范围不会受到局限。

以上概述数个实施例，以便在本发明所属技术领域中的技术人员可以更理解本发明实施例的观点。在本发明所属技术领域中的技术人员应该理解，他们能以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中的技术人员也应该理解到，此类等效的工艺和结构并无悖离本发明的精神与范围，且他们能在不违背本发明的精神和范围之下，做各式各样的改变、取代和替换。