集成电路封装元件及其载板的制作方法

本发明有关于一种集成电路封装元件，尤指一种具有屏蔽接地的集成电路封装元件及其载板。

背景技术：

现行的覆晶技术因具有缩小晶片封装面积及缩短信号传输路径等优点，目前已经广泛应用于晶片封装领域。一般而言，完成后的晶片(die)会配置于载板上，并且透过集成电路封装方式以制成一半导体封装元件。当半导体封装元件安装于一电路板之后，晶片得以透过电路板对外交换信号。

然而，由于半导体封装元件的尺寸设计皆具有朝向高密度趋势发展，半导体封装元件内的电源分布网络(powerdistributionnetwork，pdn)彼此之间的配置相当紧密，故，时常导致电源杂讯耦合的串扰(crosstalk)现象发生，从而引起信号抖动(jitter)，进而降低半导体晶片的信号完整度(signalintegrity)。

技术实现要素：

本发明的一实施例提供了一种集成电路封装元件。集成电路封装元件包含一晶片元件与一封装模块。晶片元件包含一第一驱动单元与一第二驱动单元。第一驱动单元连接第二驱动单元。封装模块连接晶片元件，且封装模块包含一第一电源布线网络、一第二电源布线网络、一接地屏蔽结构与一接地区。第一电源布线网络电连接第一驱动单元，用以传递供电至第一驱动单元。第二电源布线网络电连接第二驱动单元，用以传递供电至第二驱动单元。接地屏蔽结构完全地介于第一电源布线网络与第二电源布线网络之间，用以阻隔第一电源布线网络与第二电源布线网络彼此所产生的电源杂讯耦合。接地区连接第一电源布线网络、第二电源布线网络与接地屏蔽结构。

依据本发明一或多个实施例，在上述的集成电路封装元件中，封装模块还包含一载板、多个第一接点及多个第二接点。这些第一接点分布于载板的一面。这些第二接点分布于载板的另面。第一电源布线网络、第二电源布线网络与接地屏蔽结构分别位于载板内，且皆连接这些第一接点与第二接点，且第一电源布线网络与第二电源布线网络分别透过这些第一接点连接第一驱动单元与第二驱动单元。

依据本发明一或多个实施例，在上述的集成电路封装元件中，载板包含多个层体。这些层体彼此层叠。第一电源布线网络包含至少一第一贯穿导接部。第二电源布线网络包含至少一第二贯穿导接部，且接地屏蔽结构包含至少一第三贯穿导接部。第一贯穿导接部、第二贯穿导接部以及第三贯穿导接部皆位于同一层体内，且第三贯穿导接部位于第一贯穿导接部与第二贯穿导接部之间。

依据本发明一或多个实施例，在上述的集成电路封装元件中，第一电源布线网络与第二电源布线网络彼此电性隔离。

依据本发明一或多个实施例，在上述的集成电路封装元件中，第一电源布线网络与第二电源布线网络皆为射频信号布线结构。

依据本发明一或多个实施例，在上述的集成电路封装元件中，晶片元件具有一串行器-解串行器。第一驱动单元为串行器-解串行器的一前置驱动单元。第二驱动单元为串行器-解串行器的一后置驱动单元。第一电源布线网络与第二电源布线网络位于串行器-解串行器所对应的同一电路区块内。

依据本发明一或多个实施例，在上述的集成电路封装元件中，集成电路封装元件为一球栅阵列封装元件。

本发明的另一实施例提供了一种用以装载晶片元件的载板。载板包含一板体、一第一电源布线网络、一第二电源布线网络、一接地屏蔽结构及一接地区。板体具有相对的第一面与第二面。第一电源布线网络贯穿板体，且连接第一面与第二面，用以透过第一面电连接晶片元件的一驱动单元。第二电源布线网络贯穿该板体，且连接第一面与第二面，用以透过第一面电连接晶片元件的另一驱动单元。接地屏蔽结构贯穿板体，连接第一面与第二面，且介于第一电源布线网络与第二电源布线网络之间，电连接晶片元件，用以阻隔第一电源布线网络与第二电源布线网络彼此所产生的电源杂讯耦合。接地区位于板体上，连接第一电源布线网络、第二电源布线网络与接地屏蔽结构。

依据本发明一或多个实施例，在上述的载板中，板体还包含多个层体。这些层体彼此层叠。第一电源布线网络包含至少一第一贯穿导接部。第二电源布线网络包含至少一第二贯穿导接部，且接地屏蔽结构包含至少一第三贯穿导接部。第一贯穿导接部、第二贯穿导接部以及第三贯穿导接部皆位于同一层体内，且第三贯穿导接部位于第一贯穿导接部与第二贯穿导接部之间。

依据本发明一或多个实施例，在上述的载板中，第一电源布线网络与第二电源布线网络彼此电性隔离。

如此，通过以上实施例所述的架构，第一电源布线网络与第二电源布线网络之间所产生的电源杂讯耦合得以被降低，进而降低晶片元件输出端的信号抖动(jitter)发生，以及提高晶片元件的杂讯隔离度以及信号完整度。

以上所述仅是用以阐述本发明所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本发明的具体细节将在下文的实施例及相关附图中详细介绍。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1为本发明一实施例的集成电路封装元件位于配线板的上视图；

图2为本发明一实施例的集成电路封装元件的剖视图；

图3为本发明一实施例的载板于其中一层体的示意图；

图4为优化前的集成电路封装元件以及依据本发明一实施例的集成电路封装元件的二个模块所比较出的一电磁模拟结果；

图5a为优化前的集成电路封装元件的功率杂讯波形图；

图5b为本发明一实施例的集成电路封装元件的功率杂讯波形图；

图6a为优化前的集成电路封装元件的信号波形眼图；以及

图6b为依据本发明一实施例的集成电路封装元件的信号波形眼图。

具体实施方式

以下将以附图揭露本发明的多个实施例，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明实施例中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示之。

图1为本发明一实施例的集成电路封装元件10位于配线板500的上视图。图2为本发明一实施例的集成电路封装元件10的剖视图。如图1与图2所示，集成电路封装元件10用以焊设于一配线板500(例如，硬式印刷电路板、可挠印刷电路板或是其他电路承载基板)。集成电路封装元件10包含一晶片元件100与一封装模块200。晶片元件100包含一第一驱动单元111与一第二驱动单元112。第一驱动单元111具有一晶载供电网(on-chippowernetwork)，第二驱动单元112具有另一晶载供电网(on-chippowernetwork)。此两晶载供电网彼此独立。封装模块200连接晶片元件100，并与晶片元件100共同结合为集成电路封装元件10。封装模块200包含一第一电源布线网络240、一第二电源布线网络250、一接地屏蔽结构260、一信号布线结构270与一接地区(图中未示)。第一电源布线网络240电连接第一驱动单元111，用以传递供电至第一驱动单元111。例如，第一电源布线网络240从配线板500传递供电至第一驱动单元111的晶载供电网。第二电源布线网络250电连接第二驱动单元112，用以传递供电至第二驱动单元112。例如，第二电源布线网络250从配线板500传递供电至第二驱动单元112的另一晶载供电网。第一电源布线网络240与第二电源布线网络250彼此电性隔离。信号布线结构270电连接第二驱动单元112，用以从第二驱动单元112将其内部所处理的信号传出集成电路封装元件10。例如，信号布线结构270将其内部所处理的信号传递至配线板500。接地区连接第一电源布线网络240、第二电源布线网络250与接地屏蔽结构260。例如，接地区触接配线板500的一共同接地520，使得接地屏蔽结构260、第一电源布线网络240及第二电源布线网络250皆具有共同接地端。

举例来说，在本实施例中，晶片元件100应用于高速串行连结技术(high-speedseriallinktechnology)上，具有一串行器-解串行器110(serializer-deserializer，serdes)的操作界面。第一驱动单元111为串行器-解串行器110的一前置驱动单元(如接收端，rx)，第二驱动单元112为串行器-解串行器110的一后置驱动单元(如发射端，tx)，后置驱动单元连接前置驱动单元。前置驱动单元用以进行内部信号处理，且后置驱动单元用以将其内部所处理的信号送出晶片元件100之外。晶片元件100还包含通道(channel，图中未示)。

在本实施例中，第一电源布线网络240与第二电源布线网络250位于串行器-解串行器110所对应的同一电路区块内。在本实施例中，第一电源布线网络240与第二电源布线网络250皆为射频信号布线结构或类比信号布线结构，然而，本发明不限于此。

为了减少电源之间因耦合所发生的串扰现象，本实施例提高了电源寄生电感和交叉电源域的隔离度，例如，将接地屏蔽结构260设置于第一电源布线网络240与第二电源布线网络250之间。由于第一电源布线网络240与第二电源布线网络250彼此之间的配置相当紧密，故，当第一电源布线网络240与第二电源布线网络250彼此产生电源杂讯耦合时，因为接地屏蔽结构260介于第一电源布线网络240与第二电源布线网络250之间，接地屏蔽结构260能够尽可能地阻隔第一电源布线网络240与第二电源布线网络250彼此所产生的电源杂讯耦合，有效地抑制串扰现象，进而降低信号布线结构270(即晶片元件输出端)的信号抖动(jitter)发生，以及提高晶片元件100的杂讯隔离度以及信号完整度。

更具体地，在本实施方式中，封装模块200还包含一封装体210、一载板220、多个第一接点300及多个第二接点400。晶片元件100放置于载板220上。封装体210包覆晶片元件100与载板220且将晶片元件100与载板220固定于封装体210内。接地区位于载板220上。载板220包含一板体230。板体230具有彼此相对的第一面231与第二面232。这些第一接点300分布于板体230的第一面231。这些第一接点300例如为导电凸块(bump)。这些第二接点400例如为球状焊料(ballpad)。然而，本发明不限集成电路封装元件10的种类。

第一电源布线网络240贯穿板体230，连接第一面231与第二面232，且透过第一面231电连接第一驱动单元111，透过第二面232电连接配线板500。更进一步地，第一电源布线网络240透过一部分的第一接点300连接第一驱动单元111、透过一部分的第二接点400连接配线板500的电源点510，且透过接地区电连接配线板500的共同接地520。

第二电源布线网络250贯穿板体230，连接第一面231与第二面232，且透过第一面231电连接第二驱动单元112，透过第二面232电连接配线板500。更进一步地，第二电源布线网络250透过另一部分的第一接点300连接第二驱动单元112、透过另一部分的第二接点400连接配线板500的电源点510、且透过接地区电连接配线板500的共同接地520。

接地屏蔽结构260贯穿板体230，连接第一面231与第二面232，且介于第一电源布线网络240与第二电源布线网络250之间，透过第一面231电连接晶片元件100。更进一步地，接地屏蔽结构260透过又一部分的第一接点300连接晶片元件100，且透过接地区电连接配线板500的共同接地520。

信号布线结构270贯穿板体230，连接第一面231与第二面232，且透过第一面231电连接第二驱动单元112，透过第二面232电连接配线板500，用以将第二驱动单元112所处理的信号传递至配线板500。更进一步地，信号布线结构270透过又一部分的第一接点300连接第二驱动单元112，且透过又一部分的第二接点400连接配线板500。

封装模块200还包含其他接地屏蔽结构280。其他接地屏蔽结构280并未位于第一电源布线网络240与第二电源布线网络250之间，且连接接地区，以作为其他电源布线网络的接地端。

在本实施例中，虽然第一电源布线网络240、第二电源布线网络250与接地屏蔽结构260皆位于载板220，然而，本发明不限于此，其他实施例中，第一电源布线网络240、第二电源布线网络250与接地屏蔽结构260也可能于封装模块200内的其他元件中。

更具体地，载板220包含多个层体233。这些层体233彼此层叠地设置。第一面231至第二面232的垂直方向与这些层体233的层叠方向相同。第一电源布线网络240贯穿通过这些层体233。举例来说，第一电源布线网络240呈阶梯状，包含多个第一贯穿导接部241与多个第一平面导接部242。这些第一贯穿导接部241彼此平行。每个第一贯穿导接部241贯穿其中一层体233。每个第一平面导接部242位于任二个层体233之间，且连接任二第一贯穿导接部241。第一贯穿导接部241例如为硅穿孔(throughsiliconvia，tsv)，然而，本发明不限于此。

第二电源布线网络250贯穿通过这些层体233。举例来说，第二电源布线网络250呈阶梯状，包含多个第二贯穿导接部251与多个第二平面导接部252。这些第二贯穿导接部251彼此平行。每个第二贯穿导接部251贯穿其中一层体233。每个第二平面导接部252位于任二个层体233之间，且连接任二第二贯穿导接部251。第二贯穿导接部251例如为硅穿孔(throughsiliconvia，tsv)，然而，本发明不限于此。

接地屏蔽结构260贯穿通过这些层体233。接地屏蔽结构260呈阶梯状，包含多个第三贯穿导接部261与多个第三平面导接部262。这些第三贯穿导接部261彼此平行。每个第三贯穿导接部261贯穿其中一层体233。每个第三平面导接部262位于任二个层体233之间，且连接任二第三贯穿导接部261。第三贯穿导接部261例如为硅穿孔(throughsiliconvia，tsv)，然而，本发明不限于此。

须了解到，每个层体233内皆具有第一贯穿导接部241、第二贯穿导接部251与第三贯穿导接部261，且每个层体233内的第三贯穿导接部261皆位于第一贯穿导接部241与第二贯穿导接部251之间，使得接地屏蔽结构260完全地介于第一电源布线网络240与第二电源布线网络250之间。

图3为本发明一实施例的载板221于其中一层体233的示意图。如图3所示，图3的载板221与图1的载板220大致相同，其差异之一为：如图2与图3所示，接地屏蔽结构260a可以为多个(例如2～3个)，这些接地屏蔽结构260a排列成一虚拟界面a。此虚拟界面a排列于二个第一贯穿导接部241以及一个第二贯穿导接部251之间，以致阻绝任一第一贯穿导接部241及任一第二贯穿导接部251之间所产生的电源杂讯耦合。举例来说，第一电源布线网络240包围第二电源布线网络250，接地屏蔽结构260a位于第一电源布线网络240与第二电源布线网络250之间。

图4为优化前的集成电路封装元件(见曲线c1)以及依据本发明一实施例的集成电路封装元件10(见曲线c2)的电磁模拟结果。在本实施例中，集成电路封装元件为一球栅阵列封装元件，且载板具有10个层体，其总厚度为850μm。由图4可知，相较于优化前的集成电路封装元件，本实施例的集成电路封装元件10更具有串扰抑制(crosstalksuppression)的能力，特别在9ghz以上的频段，更明显的优于优化前的集成电路封装元件。

另外，相较于优化前的集成电路封装元件的曲线c1与本实施例设计的曲线c2可知，在图4的电磁模拟结果于5.5ghz(见箭头r位置)时，本实施例的设计的曲线c2显著地降低了12db，可见，电磁波隔离度显著的提升。故，将接地屏蔽结构260屏蔽于第一电源布线网络240与第二电源布线网络250之间的确具有显著的屏蔽效果。

图5a为优化前的集成电路封装元件的功率杂讯波形图。图5b为本发明一实施例的集成电路封装元件的功率杂讯波形图。图6a为优化前的集成电路封装元件的信号波形眼图。图6b为依据本发明一实施例的集成电路封装元件的信号波形眼图。

图5a和图6a是功率杂讯波形图，其中x轴的单位是纳秒(nano-second，n)，y轴的单位是电压(v)。图5a和图6a是信号波形眼图，其中x轴的单位是皮秒(pico-second，p)，y轴的单位是电压(v)。如图5a与图5b所示，优化前的集成电路封装元件中的其中二个电源布线网络(见曲线c4、c5，图5a)彼此所产生的杂讯耦合比为1：1时，其电源噪声引起的抖动(见线段j1，图5b)为5.25每皮秒(ps)；反观，如图6a与图6b所示，当本实施例的设计将第一电源布线网络与第二电源布线网络(见曲线c6、c7，图6a)彼此所产生的杂讯耦合比降至1：0.1时，其电源噪声引起的抖动(见线段j2，图6b)降低到1.02每皮秒(ps)。故，在高达28gbps的高速串行链路的输出目标图中，电源噪声引起的抖动减少了80％，并且没有封装制造成本增加。

最后，上述所揭露的各实施例中，并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，皆可被保护于本发明中。因此本发明的保护范围当视所附的权利要求书所界定的范围为准。