CMOS集成工艺BJT结构及其制造方法与流程

本发明涉及半导体领域，特别是涉及一种cmos集成工艺bjt结构。本发明还涉及一种一种cmos集成工艺bjt制造方法。

背景技术：

无论在数字还是在模拟集成电路领域,cmos工艺均已占据了重要的地位。虽然cmos器件具有功耗低和集成度高的突出优点,但其失调、匹配、噪音、跨导及电流驱动能力等性能远不如双极结型器件优越。bicmos工艺在vlsi电路和系统中能够同时利用cmos和双极结型器件各自的长处,因而显示了广阔的应用前景。bicmos工艺的目的是将mos和双极器件集成在同一芯片上。

目前cmos工艺中存的双极结型器件是纵向结构的衬底双极结型晶体管,其基极是阱区,集电极也是阱区，这类晶体管可用于cmos模拟电路的基准电压电路，或作为射极跟随器用来驱动负载。通过离子注入掺杂得到满足要求的双极型晶体管增益因子。

以npn双极型晶体管为例，图1给出的是纵向结构的npnbjt基本单元版图。图2是对应的npnbjt的结构剖面图。由图1和2中可以看出，npnbjt是由一个重掺杂的n型发射区、一个p型基区和一个n型集电区构成。这种晶体管被称为npnbjt(pnpbjt是由p+的发射区、n型基区和一个p型集电区构成的)。因为电子的迁移率大于空穴的迁移率，所以npn型晶体管比pnp型晶体管的跨导更大，速度更快。

当发射结(基区-发射迁区结，be结)正向偏置时，电子被注入到相对掺杂浓度更低的基区。这些电子扩散通过基区，抵达反偏的集电结(基区-集电区结，bc结)耗尽层边缘，然后被电场扫入集电区，产生集电极电流ic。只要发射结正偏，就会有空穴从p型基区注入到n+发射区。这些空穴由基极电流ib提供，ib是不受欢迎的，但这是通过be结正偏获得ic的不可避免的副作用。电流增益β(beta)是bjt最重要的dc参数。

β＝ic/ib(公式1)

目前在cmos集成工艺中的典型制作流程如下：

(1)浅沟槽隔离工艺形成器件有源区；

(2)p型阱和n型阱离子注入工艺形成；

(3)器件栅结构，隔离侧墙结构的形成

(4)轻掺杂源漏注入区域的形成，接着主侧墙结构形成

(5)源漏区离子注入工艺(双极结型晶体管发射区、基区和集电区形成)

(6)金属硅化物阻挡层并进行金属阻挡层光刻和刻蚀即sab区域形成

(7)制作金属硅化物，形成有效的欧姆接触(双极结型晶体管发射极、基极和集电极形成)；

(8)后段金属互联工艺制作

其中，bjt器件的制作主要涉及(1)(2)(5)～(8)等工艺，具体流程如图3所示。

目前传统cmos集成工艺制作bjt器件技术中，电流增益β(beta)是器件极其重要的一个参数。其中aa与sti区域的高度差以及divot对源漏区域的离子注入形貌的均一性影响很大，而源漏区域的离子注入形貌对bjt器件中基区的复合电流进一步影响。所以，aa与sti区域的高度差以及divot的均一性对bjt器件的电流增益的稳定性起到关键作用。图4给出的是器件制作中aa与sti区域的高度差以及divot的示意图。实验结果表明，aa与sti区域高度差以及divot工艺的均一性相当难控制，而且此高度差必须在一定范围才能保持mos器件性能最佳，因此aa与sti区域高度差以及divot工艺均一性的改善一直受到很大限制。

技术实现要素：

本发明要解决的技术问题是提供一种能提高晶体管电流增益均一性，能实现电流增益的精准调节的cmos集成工艺bjt结构。

本发明还提供了一种能提高晶体管电流增益均一性，能实现电流增益的精准调节的cmos集成工艺bjt制造方法。

为解决上述技术问题，本发明提供的cmos集成工艺bjt结构，包括：硅衬底上并列排布的p阱和n阱，p阱和n阱临界处形成有第一浅沟槽隔离，p阱中形成有第二浅沟槽隔离，第一浅沟槽隔离和第二浅沟槽隔离之间的p阱中形成有第一p+掺杂区，第一浅沟槽隔旁侧的n阱中形成有第一n+掺杂区，第二浅沟槽隔离另一侧的p阱中形成有第二n+掺杂区，第二n+掺杂区上形成有并列的第一电极和阻挡层，第一p+掺杂区上形成有第二电极，第一n+掺杂区上形成有第三电极；其中，在源漏区离子注入工艺前沉积平坦层，接着进行源漏区离子注入，然后沉积金属硅化物阻挡层并进行金属硅化物阻挡层刻蚀，最后形成所述第一电极～第三电极。

进一步改进所述的cmos集成工艺bjt结构，所述平坦层是氮化硅薄膜。

进一步改进所述的cmos集成工艺bjt结构，所述平坦层厚度是10埃-30埃。

进一步改进所述的cmos集成工艺bjt结构，所述平坦层采用原子层沉积制造。

进一步改进所述的cmos集成工艺bjt结构，所述第一浅沟槽隔和第二浅沟槽隔尺寸不同。

进一步改进所述的cmos集成工艺bjt结构，所述第一电极是发射极，所述第二电极是基极，所述第三电极是集电极。

本发明提供一种cmos集成工艺bjt制造方法，包括以下步骤：

s01，进行浅沟槽隔离制作，形成器件有源区；

s02，进行阱离子注入形成n型阱和p型阱；

s03，制造平坦层；

s04，源漏区离子注入形成晶体管发射区、基区和集电区；

s05，沉积金属阻挡层并进行金属阻挡层光刻和刻蚀；

s06，制作双极结型晶体管发射极、基极和集电极；

s07，制作金属前介质、通孔、金属插塞和金属层完成器件。

进一步改进所述的cmos集成工艺bjt制造方法，还包括：

s08，进行wat测试。

进一步改进所述的cmos集成工艺bjt制造方法，执行s03时，采用原子层沉积alddep工艺沉积制造平坦层。

进一步改进所述的cmos集成工艺bjt制造方法，执行s03时，采用原子层沉积alddep工艺沉积氮化硅薄膜sin作为平坦层。

进一步改进所述的cmos集成工艺bjt制造方法，执行s03时，采用原子层沉积alddep工艺沉积10～30埃的氮化硅薄膜sin作为平坦层。

进一步改进所述的cmos集成工艺bjt制造方法，执行s04后，注入n型离子形成n型重掺杂区作为晶体管发射区和集电区，注入p型离子形成p型重掺杂区作为晶体管基区.

进一步改进所述的cmos集成工艺bjt制造方法，执行s05时，采用氧化硅作为金属硅化物阻挡层薄膜并进行金属硅化物阻挡层光刻和刻蚀。

进一步改进所述的cmos集成工艺bjt制造方法，执行s06时，采用金属硅化物沉积工艺制造晶体管电极。

本发明在源漏区离子注入工艺前，增加一道原子层沉积alddep工艺，沉积氮化硅薄膜sin，其厚度为10埃～30埃，抑制源漏离子注入的掺杂原子在硅氧界面的流失。保证在靠近浅沟槽隔离sti以及阻挡层薄膜sab附近的掺杂原子在硅氧界面的流失，从而确保靠近浅沟槽隔离sti以及阻挡层薄膜sab附近的掺杂原子的结的形貌在wafer的均一性。在工作状态下，电流的集肤效应会使部分发射极电流聚集在sab区域硅表面处，中和部分基区电流，即降低基区复合电流，达到在增加双极型晶体管电流增益的同时，提升晶体管电流增益均一性的效果。

相比于传统旧工艺集成的双极结型晶体管的器件结构/制作方法，本发明重点解决了传统旧工艺中有源区aa与浅沟槽隔离sti区域高度差以及表面divot工艺均一性的改善难的局限性。本发明与传统工艺兼容，极易实现而且成本低廉。

利用改善型工艺后bjt器件增益因子均一性与旧工艺比对的结果，其中包括bjtnpn和pnp两种器件，各个器件中又有两种发射结面积尺寸的数据。不管npn还是pnp，在同一发射结面积尺寸，bjt器件增益因子在整片wafer上所有点测试数据的分布得到了明显改善。具体改善型条件与旧条件比较的数据总结如下表1所示，其中npn面积为2.0736和81的在器件增益因子均一性的改善分别为16.8％和29.9％，pnp面积为2.0736和81的在器件增益因子均一性的改善为7.5％和7.9％。本发明cmos集成工艺bjt结构及其制造方法能有效提高晶体管电流增益因子的稳定性，实现电流增益的精准调节。

表1

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是npn双极结型晶体管基本单元版图示意图。

图2是npn双极结型晶体管结构剖面示意图。

图3是现有cmos工艺npn双极结型晶体管制作流程示意图。

图4是npn双极型晶体管结构stepheight以及divot示意图。

图5是本发明流程示意图。

附图标记说明

发射极e

集电极c

基极b

金属硅化物阻挡层薄膜sab

浅沟槽隔离sti

n阱nw

p阱pw

深n阱deepnw

p型衬底psub

n型重掺杂区n+

p型重掺杂区p+

台阶高度stepheight

凹陷divot

沟槽隔离sti

第一浅沟槽隔离sti1

第二浅沟槽隔离sti2

第一p+掺杂区p+1

第一n+掺杂区n+1

第二n+掺杂区n+2

镍化硅nisi

具体实施方式

本发明提供的cmos集成工艺bjt结构第一实施例，包括：硅衬底上并列排布的p阱和n阱，p阱和n阱临界处形成有第一浅沟槽隔离，p阱中形成有第二浅沟槽隔离，第一浅沟槽隔离和第二浅沟槽隔离之间的p阱中形成有第一p+掺杂区，第一浅沟槽隔旁侧的n阱中形成有第一n+掺杂区，第二浅沟槽隔离另一侧的p阱中形成有第二n+掺杂区，第二n+掺杂区上形成有并列的第一电极和阻挡层，第一p+掺杂区上形成有第二电极，第一n+掺杂区上形成有第三电极；其中，在源漏区离子注入工艺前沉积平坦层，接着进行源漏区离子注入，然后沉积金属硅化物阻挡层并进行阻挡层刻蚀，最后形成所述第一电极～第三电极。

其中，所述平坦层是采用原子层沉积制造的氮化硅薄膜，所述氮化硅薄膜厚度是10埃-30埃，比如10埃、15埃、20埃、25埃或30埃。

所述第一浅沟槽隔和第二浅沟槽隔尺寸不同，也可以相同。所述第一电极是发射极，所述第二电极是基极，所述第三电极是集电极。

如图5所示，本发明提供一种cmos集成工艺bjt制造方法，包括以下步骤：

s01，进行浅沟槽隔离制作，形成器件有源区；

s02，有源区进行阱离子注入形成n型阱和p型阱；

s03，在n型阱和p型阱上制造平坦层；

s04，源漏区离子注入形成晶体管发射区、基区和集电区；

s05，在发射区、基区和集电区上沉积金属硅化物阻挡层并利用金属硅化物层光罩进行光刻和刻蚀；

s06，制作双极结型晶体管发射极、基极和集电极；

s07，制作金属前介质、通孔、金属插塞和金属层完成器件。

s08，进行wat测试。

参考图4所示各层之间关系，形成bjt结构，图4中未显示平坦层。

其中，执行s03时，采用原子层沉积alddep工艺沉积10埃～30埃，比如10埃、15埃、20埃、25埃或30埃的氮化硅薄膜sin作为平坦层。

其中，执行s04时，注入n型离子形成n型重掺杂区作为晶体管发射区和集电区，注入p型离子形成p型重掺杂区作为晶体管基区.

其中，执行s05时，采用金属硅化物作为阻挡层薄膜sab。相应的也可以采用氧化物作为阻挡层薄膜sab。

其中，执行s06时，采用金属硅化物沉积工艺制造晶体管电极。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。