技术特征：
技术总结
本发明公开了一种内嵌GGNMOS和GDPMOS的FDSOI可控硅静电保护器件，包括N阱和P阱，N阱和P阱邻接，N阱内设有第一P+注入区，P阱内设有第一N+注入区，N阱与P阱的交界处嵌设有第二P+注入区和第二N+注入区。基于FDSOI的全介质隔离特点，本发明将GGNMOS与GDPMOS内嵌到SCR路径上，从而提高其静电放电效率，而且具有低触发电压、高维持电压、结构简单、易于集成等优点，适用于FDSOI器件及电路的静电保护。
技术研发人员：丁玎;谢峰;何峰;曾庆平
受保护的技术使用者：中国电子科技集团公司第四十八研究所
技术研发日：2018.12.21
技术公布日：2019.05.10