阵列基板及其制作方法、显示装置与流程

本申请涉及显示技术领域，特别是涉及一种阵列基板及其制作方法、显示装置。

背景技术：

随着显示科技的日渐进步，显示装置成为人们不可缺少的必备品之一。阵列基板作为显示装置中最重要组成部分之一，影响着显示装置的显示品质和分辨率。

相较于传统使用非晶硅作为半导体层的tft(thinfilmtransistor，薄膜晶体管)阵列基板，氧化物半导体作为半导体层的tft阵列基板具有较高的迁移率，较低的漏电，能实现高分辨和高动态显示。随着人们对显示装置的分辨率以及显示品质的需求不断提升，由氧化物半导体tft阵列基板驱动的显示面板逐渐走进大众视野。而一般的阵列基板的制程可以分为esl(etchstoplayer，蚀刻阻挡层)型和bce(backchanneletching，背沟道蚀刻)型结构tft基板，而esl型tft基板由于esl层的存在会引起两方面的问题：第一，esl层往往采用挖孔的方式，通过两个孔使半导体层与source和drain搭接，这样会导致tftsource(源极)/drain(漏极)与gate(栅极)之间的寄生电容较大，引起data(数据)线负载太大；第二，esl层的存在，会使存储电容的第一极板和第二极板之间的距离增大，进而使得电容值减小。这两点都不利于大尺寸高分辨显示。

技术实现要素：

基于此，有必要针对采用esl型结构制成的tft基板存在存储电容较小、寄生电容较大的问题，提供一种阵列基板及其制作方法、显示装置。

一种阵列基板，所述阵列基板包括薄膜晶体管和存储电容，所述薄膜晶体管包括：

基板；

栅极，形成于所述基板上；

栅极绝缘层，形成于所述基板上，并覆盖所述栅极；

有源层，形成于所述栅极绝缘层上，且所述有源层与所述栅极相对设置；

蚀刻阻挡层，形成于所述有源层上；其中，部分蚀刻阻挡层覆盖于所述栅极绝缘层上，另一部分蚀刻阻挡层覆盖于所述有源层上，并使所述有源层的两侧边沿露出；

形成于所述蚀刻阻挡层上的源极与漏极；

所述存储电容包括：第一极板，形成于所述基板上；

栅极绝缘层，形成于所述第一极板上；及

第二极板，形成于所述栅极绝缘层上，且所述第二极板与所述第一极板相对设置；

其中，位于所述栅极之上的栅极绝缘层的厚度大于位于所述第一极板之上的栅极绝缘层的厚度。

在其中一个实施例中，所述阵列基板还包括：

保护层，形成于所述源极、漏极及所述第二极板上。

在其中一个实施例中，所述阵列基板还包括：

像素电极，形成于所述保护层上，其中，所述像素电极通过不同的过孔分别与所述漏极、所述第二极板电连接。

在其中一个实施例中，位于所述第一极板之上的栅极绝缘层的厚度为0埃-2000埃。

在其中一个实施例中，所述有源层为氧化物半导体层，所述有源层的材料为铟镓锌氧化物。

在其中一个实施例中，所述存储电容位于所述阵列基板的像素区域，或位于所述阵列基板像素区域的周边电路中。

在其中一个实施例中，所述蚀刻阻挡层的材料包括氧化铝或氧化硅。

在其中一个实施例中，所述栅极绝缘层的材料包括氧化硅和/或氮化硅。

一种阵列基板的制作方法，用于制造如前述所述的阵列基板，所述阵列基板的制作方法包括：

提供一基板；

在所述基板上形成第一金属层，对所述第一金属层进行刻蚀以形成薄膜晶体管的栅极和存储电容的第一极板；

在所述栅极和所述第一极板上形成栅极绝缘层；

在所述栅极绝缘层上形成半导体层，对所述半导体层进行刻蚀以形成对应于所述栅极上方的有源层；

在所述有源层上形成蚀刻阻挡层，对所述蚀刻阻挡层进行刻蚀以使所述有源层的两侧边沿露出，同时，将位于所述第一极板上方的蚀刻阻挡层刻蚀掉、并将所述第一极板上的栅极绝缘层部分刻蚀；

在所述蚀刻阻挡层上形成第二金属层，对所述第二金属层进行刻蚀以形成源极、漏极第二极板。

一种显示装置，包括如前述所述的阵列基板。

上述阵列基板，通过将部分蚀刻阻挡层覆盖于栅极绝缘层上，另一部分蚀刻阻挡层覆盖于有源层上、并使有源层的两侧边沿露出，然后在蚀刻阻挡层上形成源漏极，也即是将源漏极与露出的有源层的两侧接触，即本申请的阵列基板的蚀刻阻挡层没有采用挖孔的方式，而是只留下薄膜晶体管沟道处的面积，即仅覆盖在需要保护的有源层上面，因此可以减小薄膜晶体管的栅极和源漏极的垂直交叠面积，从而减小寄生电容。此外，对存储电容中蚀刻阻挡层的部分刻蚀掉，甚至刻蚀掉一定厚度的栅极绝缘层(薄膜晶体管中栅极绝缘层的厚度大于存储电容中栅极绝缘层的厚度)，可减小第一极板和第二极板之间介质层的厚度，从而增大存储电容。

附图说明

图1为一实施例中的阵列基板的结构示意图；

图2为另一实施例中的阵列基板的结构示意图；

图3为一实施例中的阵列基板的制作方法流程示意图；

图4为根据图3中步骤s200形成的部分结构示意图；

图5为根据图3中步骤s300形成的部分结构示意图；

图6为根据图3中步骤s400形成的部分结构示意图；

图7为根据图3中步骤s500形成的部分结构示意图；

图8为根据图3中步骤s600形成的部分结构示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

请参阅图1，为一实施例中的阵列基板的结构示意图。该阵列基板可以包括薄膜晶体管1和存储电容2。其中，薄膜晶体管1可以包括：基板10，栅极110，栅极绝缘层120，有源层130，蚀刻阻挡层140以及源极152、漏极154。其中，栅极110形成于基板10上；栅极绝缘层120形成于基板10上、并覆盖栅极110；有源层130，形成于栅极绝缘层120对应栅极110的上方；蚀刻阻挡层140形成于有源层130上，其中，部分蚀刻阻挡层140覆盖于栅极绝缘层120上，另一部分蚀刻阻挡层140覆盖于有源层130上、并使有源层130的两侧边沿露出；此处的露出是指有源层130的两侧的边沿不覆盖蚀刻阻挡层140，但会被源极152、漏极154所覆盖。源极152与漏极154形成于蚀刻阻挡层140上。存储电容2可以包括：第一极板210，栅极绝缘层120及第二极板220。其中，第一极板210形成于基板10上；栅极绝缘层120形成于第一极板210上；第二极板220形成于栅极绝缘层120上。其中，位于栅极110之上的栅极绝缘层120的厚度大于位于第一极板210之上的栅极绝缘层120的厚度。

上述阵列基板，通过将部分蚀刻阻挡层覆盖于栅极绝缘层上，另一部分蚀刻阻挡层覆盖于有源层上、并使有源层的两侧边沿露出，然后在蚀刻阻挡层上形成源漏极，也即是将源漏极与露出的有源层的两侧接触，即本申请的阵列基板的蚀刻阻挡层没有采用挖孔的方式，而是只留下薄膜晶体管沟道处的面积，即仅覆盖在需要保护的有源层上面，因此可以减小薄膜晶体管的栅极和源漏极的垂直交叠面积，从而减小寄生电容。此外，将存储电容中蚀刻阻挡层的部分刻蚀掉，甚至刻蚀掉一定厚度的栅极绝缘层(位于栅极之上的栅极绝缘层的厚度大于位于第一极板之上的栅极绝缘层的厚度)，可减小第一极板和第二极板之间介质层的厚度，从而增大存储电容。

基板10可以是玻璃基板或塑料基板，其中，玻璃基板可以为无碱硼硅酸盐超薄玻璃，无碱硼硅酸盐玻璃具有较高的物理特性、较好的耐腐蚀性能、较高的热稳定性以及较低的密度和较高的弹性模量。

栅极110形成于基板10上，其中，栅极110的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，栅极110的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。栅极110的材料可以为钼、钛、铝和铜中的一种或者多种的堆栈组合；选用钼、钛、铝和铜作为栅极110材料可以保证良好的导电性能。可以理解，栅极110的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。

栅极绝缘层120，形成于基板10上，并覆盖栅极110。栅极绝缘层120的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，栅极绝缘层120的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。栅极绝缘层120的材料可以是氧化硅、氮化硅中的一种或者二者的组合，即栅极绝缘层120可以是氧化硅，也可以是氮化硅，还可以是氧化硅和氮化硅的混合物。可以理解，栅极绝缘层120的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。

有源层130形成于栅极绝缘层120对应栅极110的上方，也即是说，有源层130仅形成在与栅极110相对的上方。有源层130的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，有源层130的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。可选地，有源层130为氧化物半导体层，可选地，有源层130的材料为铟镓锌氧化物(indiumgalliumzincoxide，igzo)，使用金属氧化物作为薄膜晶体管的有源层材料具有以下两方面的优点：(1)禁带宽(＞3.0ev)，由此可带来非常好的光照稳定性，所以与非晶硅薄膜晶体管不同，金属氧化物薄膜晶体管可以制作成全透明器件，从而显著增加显示面板的开口率，进而降低显示装置的功耗；(2)高迁移率(约为10cm²/v·s)。总而言之，金属氧化物薄膜晶体管可同时具备非晶硅薄膜晶体管和多晶硅薄膜晶体管的技术优势，且在大规模量产上具有可行性。

蚀刻阻挡层140形成于有源层130上，蚀刻阻挡层140的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，蚀刻阻挡层140的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。可选地，请结合图1，部分蚀刻阻挡层140覆盖于栅极绝缘层120上，另一部分蚀刻阻挡层140覆盖于有源层130上、并使有源层130的两侧边沿露出，也即是说在形成蚀刻阻挡层140时，以将有源层130的两侧露出的方式代替全部覆盖有源层然后采取挖孔的方式，可减小栅极和源漏极的垂直交叠面积，从而减小寄生电容，因为电容的电容值大小与极板之间的距离和正对面积等因素有关，在保持距离等因素不变的情况下，减小了栅极和源漏极之间的正对面积，从而减小寄生电容的电容值。而对于露出的有源层130的两侧的长度可根据实际操作需要和产品性能进行选择和调整，在此不作进一步地限定。蚀刻阻挡层140的材料可以是氧化硅或氧化铝，即蚀刻阻挡层140可以是氧化硅，也可以是氧化铝。可以理解，蚀刻阻挡层140的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。

源极152与漏极154形成于蚀刻阻挡层140，由于部分蚀刻阻挡层140覆盖有源层130上，并且使得有源层130的两侧部分露出，所以形成的源极152与漏极154就可以分别与露出的有源层140的部分接触。源极152与漏极154的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，源极152与漏极154的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。源极152与漏极154的材料可以为钼、钛、铝和铜中的一种或者多种的堆栈组合；选用钼、钛、铝和铜作为源极152与漏极154材料可以保证良好的导电性能。可以理解，源极152与漏极154的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。

第一极板210形成于基板10上。其中第一极板210的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，第一极板210的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第一极板210的材料可以为钼、钛、铝和铜中的一种或者多种的堆栈组合；选用钼、钛、铝和铜作为第一极板210材料可以保证良好的导电性能。可以理解，第一极板210的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。

栅极绝缘层120形成于第一极板210上。可以理解，此处的栅极绝缘层120可以和前述薄膜晶体管1中的栅极绝缘层120同时形成，并且形成工艺、材料也可以和薄膜晶体管1中的栅极绝缘层120相同，在此不作进一步赘述。

第二极板220形成于栅极绝缘层120对应第一极板的上方，也即是说，第一极板210与第二极板220相对设置。因为电容的电容值大小与极板之间的距离和正对面积等因素有关，所以在本具体实施例中，位于栅极110之上的栅极绝缘层120的厚度大于位于第一极板210之上的栅极绝缘层120的厚度，换句话说，本申请通过将存储电容2中的蚀刻阻挡层140蚀刻掉，同时蚀刻掉部分栅极绝缘层120的厚度，来减小存储电容2中两个极板(第一极板210、第二极板220)之间的距离，从而增大存储电容的电容值。可选地，减小之后的第一极板210上的栅极绝缘层120的厚度可以为0埃-2000埃；可选地，减小之后的第一极板210上的栅极绝缘层120的厚度可以为0埃-500埃；减小之后的第一极板210上的栅极绝缘层120的厚度可以为500埃-1000埃；减小之后的第一极板210上的栅极绝缘层120的厚度可以为1000埃-1500埃；减小之后的第一极板210上的栅极绝缘层120的厚度可以为1500埃-2000埃。可以理解，栅极20的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。

在一个实施例中，存储电容2可以位于阵列基板的像素区域(图1未标示)，设置在像素区域的好处是当栅极110控制薄膜晶体管1关闭的时候，可利用存储在存储电容2中的电压供像素单元在下一次栅极110控制薄膜晶体管1打开前维持在预定的显示亮度。在其他的实施例中，存储电容2还可以位于阵列基板像素区域的周边电路中，例如栅极驱动电路或者其他的简单的驱动电路中，可以减小边框的尺寸、提高显示装置的集成度，从而降低成本。

请参阅图2，为另一实施例中的阵列基板的结构示意图。该阵列基板除包括前述实施例中描述的薄膜晶体管1和存储电容2之外，还可以包括保护层3和像素电极4。其中，保护层3形成于源极152、漏极154和第二极板220上。像素电极4形成于保护层3上，其中，像素电极4通过不同的过孔分别与漏极154、第二极板220电连接。

可以理解，对于薄膜晶体管1和存储电容2的有关描述可参照前述实施例，在此不作进一步地赘述。

保护层3形成于源极152、漏极154和第二极板220上。保护层3主要用于保护薄膜晶体管和存储电容免受污染和损伤，具体的，保护层3也称为pv(passivation,钝化)层，保护层3的材料可以是氮化硅、氧化硅或者二者的结合。可以理解，对于保护层3的厚度没有特殊限制，本领域技术人员可根据实际生产情况和产品性能进行选择和调整。

像素电极4形成于保护层3上，其中，像素电极4分别通过过孔42、44与漏极154、第二极板220电连接。像素电极4主要用于提供像素单元打开或关闭所需的电位，也即是像素电位。像素电极4可以是氧化铟锡(indiumtinoxide，ito)，也可以是其他材料。

上述阵列基板，通过将部分蚀刻阻挡层覆盖于栅极绝缘层上，另一部分蚀刻阻挡层覆盖于有源层上、并使有源层的两侧边沿露出，然后在蚀刻阻挡层上形成源漏极，也即是将源漏极与露出的有源层的两侧接触，即本申请的阵列基板的蚀刻阻挡层没有采用挖孔的方式，而是只留下薄膜晶体管沟道处的面积，即仅覆盖在需要保护的有源层上面，因此可以减小薄膜晶体管的栅极和源漏极的垂直交叠面积，从而减小寄生电容。此外，将存储电容中蚀刻阻挡层的部分刻蚀掉，甚至刻蚀掉一定厚度的栅极绝缘层(位于栅极之上的栅极绝缘层的厚度大于位于第一极板之上的栅极绝缘层的厚度)，可减小第一极板和第二极板之间介质层的厚度，从而增大存储电容。在一实施例中，通过设置保护层，可保护薄膜晶体管和存储电容免受污染和损伤。

一种显示装置，可包括前述所述的阵列基板。显示装置可例如为液晶显示装置或有机发光显示装置或量子点发光显示装置。上述显示装置由于具有前述实施例所描述的阵列基板，因而该显示装置也具有上述阵列基板的技术效果，在此不再详述。

请参阅图3，为一实施例中的阵列基板的制作方法流程示意图。该阵列基板的制作方法用于制造前述所述的阵列基板，该阵列基板的制作方法可以包括步骤：s100-s600。

步骤s100，提供一基板。

具体地，基板可以是玻璃基板或塑料基板，其中，玻璃基板可以为无碱硼硅酸盐超薄玻璃，无碱硼硅酸盐玻璃具有较高的物理特性、较好的耐腐蚀性能、较高的热稳定性以及较低的密度和较高的弹性模量。

步骤s200，在所述基板上形成第一金属层，对所述第一金属层进行刻蚀以形成薄膜晶体管的栅极和存储电容的第一极板。

具体地，可辅助参照图4，在基板10上形成第一金属层(图4未标示)，第一金属层的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，第一金属层的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。对第一金属层进行刻蚀以形成薄膜晶体管的栅极110和存储电容的第一极板210。具体地，可在第一金属层的上方涂布一层光阻层(图4未标示)，然后采用一道光罩工艺对光阻层进行图案化处理，得到具有预设图案的光刻胶(图4未标示)，在此基础上，采用湿法刻蚀工艺对第一金属层进行刻蚀以形成薄膜晶体管的栅极110和存储电容的第一极板210。

步骤s300，在所述栅极、第一极板上形成栅极绝缘层。

具体地，请参阅图5，在栅极110、第一极板210上形成栅极绝缘层120。形成的栅极绝缘层120将栅极110和第一极板210都覆盖住，栅极绝缘层120的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，栅极绝缘层120的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。

步骤s400，在所述栅极绝缘层上形成半导体层，对所述半导体层进行刻蚀以形成对应于所述栅极上方的有源层。

具体地，请辅助参阅图6，在栅极绝缘层120上形成半导体层(图6未标示)，对半导体层进行刻蚀以形成对应于栅极110上方的有源层130。可通过射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺在栅极绝缘层120上形成半导体层，然后在半导体层的上方涂布一层光阻层(图5未标示)，然后采用一道光罩工艺对光阻层进行图案化处理，得到具有预设图案的光刻胶(图5未标示)，在此基础上，采用干法刻蚀工艺对第一金属层进行刻蚀以形成有源层130。有源层130可以为氧化物半导体层，有源层130的材料可以为铟镓锌氧化物。

步骤s500，在所述有源层上形成蚀刻阻挡层，对所述蚀刻阻挡层进行刻蚀以使所述有源层的两侧边沿露出，同时将位于所述第一极板上方的蚀刻阻挡层刻蚀掉、并将所述第一极板上的栅极绝缘层部分刻蚀。

具体地，请辅助参阅图7，在有源层130上形成蚀刻阻挡层140，对蚀刻阻挡层140进行刻蚀以使有源层130的两侧边沿露出，同时将位于第一极板110上方的蚀刻阻挡层140刻蚀掉、并将第一极板110上的栅极绝缘层120部分刻蚀。可在有源层130上形成蚀刻阻挡层，同时采用一道光罩工艺对蚀刻阻挡层140进行图案化处理，图案化处理可以为干刻蚀工艺，将有源层130两侧的蚀刻阻挡层140刻蚀掉，同时为了避免干刻蚀工艺不适合大面积刻蚀，可将大面积的蚀刻阻挡层140保留，也就是图7中的蚀刻阻挡层142部分。蚀刻阻挡层140主要用于保护位于其下的有源层130受到刻蚀液或者刻蚀过程中的负面影响。在对蚀刻阻挡层140进行刻蚀后，可在以蚀刻阻挡层142为遮蔽层，对第一极板210上方的栅极绝缘层120进行刻蚀，使得第一极板210上方的栅极绝缘层120的厚度小于栅极110上方的栅极绝缘层120的厚度。可选地，第一极板210上方的栅极绝缘层120的厚度可以为0埃-2000埃。

步骤s600，在所述蚀刻阻挡层上形成第二金属层，对所述第二金属层进行刻蚀以形成源漏极和存储电容的第二极板。

具体地，请辅助参阅图8，在蚀刻阻挡层140上形成第二金属层(图8未标示)，对第二金属层的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，第二金属层的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。对第二金属层进行刻蚀以形成薄膜晶体管的源极152、漏极154和存储电容的第二极板220。具体地，可在第二金属层的上方涂布一层光阻层(图8未标示)，然后采用一道光罩工艺对光阻层进行图案化处理，得到具有预设图案的光刻胶(图8未标示)，在此基础上，采用湿法刻蚀工艺对第二金属层进行刻蚀以形成薄膜晶体管的源极152、漏极154和存储电容的第二极板220。

上述阵列基板的制作方法，通过将部分蚀刻阻挡层覆盖于栅极绝缘层上，另一部分蚀刻阻挡层覆盖于有源层上、并使有源层的两侧边沿露出，然后在蚀刻阻挡层上形成源漏极，也即是将源漏极与露出的有源层的两侧接触，即本申请的阵列基板的蚀刻阻挡层没有采用挖孔的方式，而是只留下薄膜晶体管沟道处的面积，即仅覆盖在需要保护的有源层上面，因此可以减小薄膜晶体管的栅极和源漏极的垂直交叠面积，从而减小寄生电容。此外，将存储电容中蚀刻阻挡层的部分刻蚀掉，甚至刻蚀掉一定厚度的栅极绝缘层(位于栅极之上的栅极绝缘层的厚度大于位于第一极板之上的栅极绝缘层的厚度)，可减小第一极板和第二极板之间介质层的厚度，从而增大存储电容。

在一个实施例中，阵列基板的制作方法还可以包括步骤：

在所述源极、漏极及第二极板上形成保护层，对所述保护层进行刻蚀以形成对应所述漏极、第二极板上方的过孔。

具体地，可在源极152、漏极154以及第二极板220上形成保护层(图未标示)，保护层可用于保护薄膜晶体管和存储电容免受污染和损伤，具体的，保护层也称为pv(passivation,钝化)层，保护层的材料可以是氮化硅、氧化硅或者二者的结合。可选地，采用一道掩模工艺刻蚀保护层以形成对应漏极154、第二极板220上方的过孔(图未标示)。

在一个实施例中，阵列基板的制作方法还可以包括步骤：

在所述保护层上形成像素电极，所述像素电极通过不同的过孔分别与所述漏极、第二极板接触。

具体地，可在保护层上形成像素电极，形成工艺包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。形成像素电极后可采用一道光罩工艺得到预设的图案，同时使得像素电极与漏极、第二极板接触。像素电极主要用于提供像素单元打开或关闭所需的电位，也即是像素电位。像素电极可以是氧化铟锡(indiumtinoxide，ito)，也可以是其他材料。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。