显示装置的制作方法

本发明涉及一种显示装置，更具体地，涉及一种包括发光二极管的显示装置。

背景技术：

显示装置可包括两个电极以及设置在所述两个电极之间的发射构件。在显示装置中，从一个电极注入的电子和从另一电极注入的空穴在发射层中彼此结合以产生激子，这产生能量以发射光。显示装置通过使用这样的发射来显示预定的图像。

这样的显示装置可包括均包括发光二极管的多个像素。此外，每个像素可包括用于驱动发光二极管的多个晶体管和至少一个电容器。每个像素的晶体管可包括开关晶体管和驱动晶体管。

技术实现要素：

本发明的示例性实施例提供了一种显示装置，所述显示装置包括：基底；半导体，设置在基底上，其中，半导体包括驱动沟道；第一绝缘层，设置在半导体上；驱动栅电极，设置在第一绝缘层上并且与驱动沟道叠置；第二绝缘层，设置在驱动栅电极和第一绝缘层上，其中，第二绝缘层包括第一介电常数层和第二介电常数层，第二介电常数层具有比第一介电常数层的介电常数大的介电常数；存储电极，设置在第二绝缘层上；钝化层，覆盖存储电极和第二绝缘层；像素电极，设置在钝化层上；发射构件，设置在像素电极上；以及共电极，设置在发射构件上，其中，存储电极与驱动栅电极叠置，其中，存储电极、驱动栅电极以及位于存储电极与驱动栅电极之间的第二绝缘层可形成存储电容器。

第一介电常数层可设置在栅极布线和第一绝缘层上，第二介电常数层可设置在第一介电常数层上。

第二绝缘层还可包括第三介电常数层，第三介电常数层具有比第二介电常数层的介电常数小的介电常数，第三介电常数层可设置在第二介电常数层上。

第二介电常数层的介电常数可等于或大于30，第一介电常数层的介电常数可等于或大于6.8并且第三介电常数层的介电常数可等于或大于6.8。

第二介电常数层可包括氧化锆(zrox)或氧化钛(tiox)，第一介电常数层和第三介电常数层中的每个可包括氧化硅(siox)、氮化硅(sinx)或氧化铝(al2o3)。

第二介电常数层可比第一介电常数层和第三介电常数层中的每个厚。

第二介电常数层的厚度可在50nm至70nm的范围内，第一介电常数层的厚度和第三介电常数层的厚度的总和可在40nm至70nm的范围内。

第二介电常数层可设置在栅极布线和第一绝缘层上，第一介电常数层可设置在第二介电常数层上。

第三介电常数层和第四介电常数层可设置在第一介电常数层上。

等离子体处理层可设置在第二介电常数层与第一介电常数层之间。

显示装置还可包括设置在钝化层与第二绝缘层之间的第三绝缘层、辅助电容器下电极、第四绝缘层和辅助电容器上电极，第三绝缘层可设置在存储电极和第二绝缘层上，辅助电容器下电极可设置在第三绝缘层上，第四绝缘层可设置在辅助电容器下电极和第三绝缘层上，辅助电容器上电极可设置在第四绝缘层上，辅助电容器上电极可与辅助电容器下电极叠置，其中，辅助电容器上电极、辅助电容器下电极以及位于辅助电容器上电极与辅助电容器下电极之间的第四绝缘层可形成辅助电容器。

第四绝缘层可包括第四介电常数层和第五介电常数层，第五介电常数层具有比第四介电常数层的介电常数大的介电常数。

第四绝缘层还可包括第六介电常数层，第六介电常数层具有比第五介电常数层的介电常数小的介电常数，第四介电常数层可设置在辅助电容器下电极和第三绝缘层上，第五介电常数层可设置在第四介电常数层上，第六介电常数层可设置在第五介电常数层上。

第五介电常数层的介电常数可等于或大于30，第四介电常数层的介电常数可等于或大于6.8并且第六介电常数层的介电常数可等于或大于6.8。

第五介电常数层可包括氧化锆(zrox)或氧化钛(tiox)，第四介电常数层和第六介电常数层中的每个可包括氧化硅(siox)、氮化硅(sinx)或氧化铝(al2o3)。

第五介电常数层可比第四介电常数层和第六介电常数层中的每个厚。

第五介电常数层的厚度可在50nm至70nm的范围内，第四介电常数层的厚度和第六介电常数层的厚度的总和可在40nm至70nm的范围内。

第五介电常数层可设置在辅助电容器下电极和第三绝缘层上，第四介电常数层可设置在第五介电常数层上。

第六介电常数层和第七介电常数层可设置在第四介电常数层上。

等离子体处理层可设置在第五介电常数层与第四介电常数层之间。

本发明的示例性实施例提供了一种显示装置，所述显示装置包括：基底；第一电极，设置在基底上；第一低介电常数层，设置在第一电极上；高介电常数层，设置在第一低介电常数层上；第二低介电常数层，设置在高介电常数层上；以及第二电极，与第一低介电常数层、高介电常数层、第二低介电常数层以及第一电极叠置，其中，存储电容器由第一电极、第二电极以及位于第一电极与第二电极之间的第一低介电常数层、高介电常数层和第二低介电常数层形成。

第一低介电常数层、高介电常数层和第二低介电常数层可被顺序地布置。

第一低介电常数层可直接设置在第一电极上，第二电极可直接设置在第二低介电常数层上。

高介电常数层的介电常数可大于第一低介电常数层和第二低介电常数层中的每个的介电常数。

本发明的示例性实施例提供了一种显示装置，所述显示装置包括：基底；第一电极，设置在基底上；高介电常数层，设置在第一电极上；低介电常数层，设置在高介电常数层上；以及第二电极，与低介电常数层、高介电常数层和第一电极叠置，其中，存储电容器由第一电极、第二电极以及位于第一电极与第二电极之间的低介电常数层和高介电常数层形成。

附图说明

图1示意性地示出根据本发明的示例性实施例的电容器结构。

图2示意性地示出根据本发明的示例性实施例的电容器结构。

图3示意性地示出根据本发明的示例性实施例的电容器结构。

图4示意性地示出根据本发明的示例性实施例的显示装置的一个像素的等效电路。

图5是根据本发明的示例性实施例的施加到显示装置的一个像素的信号的时序图。

图6示意性地示出根据本发明的示例性实施例的用于显示装置的多个晶体管和电容器。

图7是根据本发明的示例性实施例的图6的详细布局图。

图8示意性地示出根据本发明的示例性实施例的图7的显示装置的沿线viii-viii截取的剖面。

图9示意性地示出根据本发明的示例性实施例的图7的显示装置的沿线ix-ix截取的剖面。

图10示意性地示出根据本发明的示例性实施例的图7的显示装置的沿线x-x截取的剖面。

图11示意性地示出根据本发明的示例性实施例的显示装置的一个像素的等效电路。

图12示意性地示出根据本发明的示例性实施例的图11的显示装置的剖面。

具体实施方式

在下文中，将参照附图在下文中更充分地描述本发明的示例性实施例。如本领域技术人员将认识到的，描述的实施例可以以各种不同的方式来修改，因此，不应被解释为局限于在这里阐述的实施例。

同样的附图标记可遍及说明书表示同样或相似的元件。

在附图中，可夸大一些层和区域的厚度。

将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，它可直接在所述另一元件上或者也可存在中间元件。

图1示意性地示出根据本发明的示例性实施例的电容器结构。

参照图1，第一电极510、介电常数层520和第二电极530顺序地堆叠在基底500上。第一电极510、介电常数层520和第二电极530构成电容器。介电常数层520用作电容器的介电材料。

介电常数层520包括第一低介电常数层521、高介电常数层522和第二低介电常数层523。第一低介电常数层521设置在第一电极510上，高介电常数层522设置在第一低介电常数层521上，第二低介电常数层523设置在高介电常数层522上。例如，第一低介电常数层521、高介电常数层522和第二低介电常数层523中的每个可与第一电极510叠置。

高介电常数层522的介电常数高于第一低介电常数层521的介电常数和第二低介电常数层523的介电常数。第一低介电常数层521和第二低介电常数层523的介电常数可彼此相同或不同。高介电常数层522的介电常数可等于或大于30。第一低介电常数层521和第二低介电常数层523的介电常数可等于或大于6.8。

第一低介电常数层521和第二低介电常数层523可包括氧化硅(siox)、氮化硅(sinx)或氧化铝(al2o3)。高介电常数层522可包括氧化锆(zrox)或氧化钛(tiox)。第一低介电常数层521和第二低介电常数层523可包括彼此相同的材料。

高介电常数层522比第一低介电常数层521和第二低介电常数层523中的每个厚。高介电常数层522也可比第一低介电常数层521和第二低介电常数层523的组合厚。

如此，根据本示例性实施例，电容器包括具有高介电常数的介电常数层和具有低介电常数的介电常数层。因此，当电容器被应用于通过使用7v或更大的高驱动电压驱动的显示装置时，电容器可减小泄漏电流并且增大击穿电压。

图2示意性地示出根据本发明的示例性实施例的电容器结构。

参照图2，在根据本示例性实施例的电容器中，与图1的电容器相比，省略了第一低介电常数层521。

第一电极510、介电常数层520和第二电极530顺序地堆叠在基底500上。第一电极510、介电常数层520和第二电极530构成电容器。介电常数层520用作电容器的介电材料。例如，介电常数层520设置在第一电极510与第二电极530之间。

介电常数层520包括高介电常数层522和第二低介电常数层523。高介电常数层522设置在第一电极510上。例如，高介电常数层522直接位于第一电极510上。第二低介电常数层523设置在高介电常数层522上。例如，第二电极530直接位于第二低介电常数层523上。然而，本发明不限于此。介电常数层520包括第一低介电常数层521和高介电常数层522。第一低介电常数层521设置在第一电极510上。例如，第一低介电常数层521直接位于第一电极510上。高介电常数层522设置在第一低介电常数层521上。例如，第二电极530直接位于高介电常数层522上。

高介电常数层522的介电常数可等于或大于30，第二低介电常数层523的介电常数可等于或大于6.8。高介电常数层522比第二低介电常数层523厚。

另外，等离子体处理层可设置在高介电常数层522与第二低介电常数层523之间。等离子体处理层可通过使用氨(nh3)气体对高介电常数层522的表面执行等离子体处理来形成。这样的等离子体处理可改善高介电常数层522的表面粗糙度。由于等离子体处理层形成在高介电常数层522与第二低介电常数层523之间，因此具有等离子体处理层的电容器可减小泄漏电流并且增大击穿电压。

图3示意性地示出根据本发明的示例性实施例的电容器结构。

参照图3，根据本示例性实施例的电容器具有重复地形成有高介电常数层522和第二低介电常数层523的结构。

第一电极510、介电常数层520和第二电极530顺序地堆叠在基底500上。第一电极510、介电常数层520和第二电极530构成电容器。介电常数层520用作电容器的介电材料。

介电常数层520包括多个高介电常数层522和多个第二低介电常数层523。一个高介电常数层522设置在第一电极510上，一个第二低介电常数层523设置在该高介电常数层522上，这样的堆叠结构被重复地设置。在本示例性实施例中，高介电常数层522和第二低介电常数层523的堆叠结构被重复三次，但是本发明不限于此。例如，高介电常数层522和第二低介电常数层523的堆叠结构可被重复四次或更多次。

高介电常数层522的介电常数可等于或大于30，第二低介电常数层523的介电常数可等于或大于6.8。高介电常数层522比第二低介电常数层523厚。

在下文中，将描述应用根据本发明的示例性实施例的电容器结构的显示装置。

图4示意性地示出根据本发明的示例性实施例的显示装置的一个像素的等效电路。

参照图4，根据本示例性实施例，显示装置的一个像素1包括多条信号线121、122、123、128、171、172和192，与信号线121、122、123、128、171、172和192连接的多个晶体管t1、t2、t3、t4、t5、t6和t7，存储电容器cst和发光二极管ld。发光二极管ld可以是有机发光二极管。

晶体管t1、t2、t3、t4、t5、t6和t7包括驱动晶体管t1、开关晶体管t2、补偿晶体管t3、初始化晶体管t4、操作控制晶体管t5、光发射控制晶体管t6以及旁路晶体管t7。

信号线121、122、123、128、171、172和192包括用于传输扫描信号sn的扫描线121、用于将前一级扫描信号sn-1传输到初始化晶体管t4的前一级扫描线122、用于将光发射控制信号em传输到操作控制晶体管t5和光发射控制晶体管t6的光发射控制线123以及用于将旁路信号bp传输到旁路晶体管t7的旁路控制线128。信号线121、122、123、128、171、172和192还包括与扫描线121交叉并且用于传输数据信号dm的数据线171、用于传输驱动电压elvdd并且与数据线171基本上平行地设置的驱动电压线172以及用于传输用于使驱动晶体管t1初始化的初始化电压vint的初始化电压线192。

驱动晶体管t1的栅电极g1与存储电容器cst的第一端cst1连接，驱动晶体管t1的源电极s1经由操作控制晶体管t5与驱动电压线172连接，驱动晶体管t1的漏电极d1经由光发射控制晶体管t6与发光二极管ld的阳极电连接。驱动晶体管t1根据开关晶体管t2的开关操作来接收数据信号dm以将驱动电流id供应到发光二极管ld。

开关晶体管t2的栅电极g2与扫描线121连接，开关晶体管t2的源电极s2与数据线171连接，开关晶体管t2的漏电极d2与驱动晶体管t1的源电极s1连接并且经由操作控制晶体管t5与驱动电压线172连接。开关晶体管t2根据通过扫描线121接收的扫描信号sn而导通，以执行将数据线171上的数据信号dm传输到驱动晶体管t1的源电极s1的开关操作。

补偿晶体管t3的栅电极g3与扫描线121连接，补偿晶体管t3的源电极s3与驱动晶体管t1的漏电极d1连接并且经由光发射控制晶体管t6与发光二极管ld的阳极连接，补偿晶体管t3的漏电极d3与初始化晶体管t4的漏电极d4、存储电容器cst的第一端cst1以及驱动晶体管t1的栅电极g1连接。补偿晶体管t3根据通过扫描线121接收的扫描信号sn而导通以使驱动晶体管t1的栅电极g1和漏电极d1连接，由此二极管连接驱动晶体管t1。

初始化晶体管t4的栅电极g4与前一级扫描线122连接，初始化晶体管t4的源电极s4与初始化电压线192连接，初始化晶体管t4的漏电极d4经由补偿晶体管t3的漏电极d3与存储电容器cst的第一端cst1和驱动晶体管t1的栅电极g1连接。初始化晶体管t4根据通过前一级扫描线122接收的前一级扫描信号sn-1而导通。初始化晶体管t4然后将初始化电压vint传输到驱动晶体管t1的栅电极g1并且通过使驱动晶体管t1的栅电极g1的栅极电压初始化来执行初始化操作。

操作控制晶体管t5的栅电极g5与光发射控制线123连接，操作控制晶体管t5的源电极s5与驱动电压线172连接，操作控制晶体管t5的漏电极d5与驱动晶体管t1的源电极s1和开关晶体管t2的漏电极d2连接。

光发射控制晶体管t6的栅电极g6与光发射控制线123连接，光发射控制晶体管t6的源电极s6与驱动晶体管t1的漏电极d1和补偿晶体管t3的源电极s3连接，光发射控制晶体管t6的漏电极d6与发光二极管ld的阳极电连接。操作控制晶体管t5和光发射控制晶体管t6根据通过光发射控制线123接收的光发射控制信号em而同时导通。当此发生时，驱动电压elvdd通过二极管连接的驱动晶体管t1来补偿并且传输到发光二极管ld。

旁路晶体管t7的栅电极g7与旁路控制线128连接，旁路晶体管t7的源电极s7与光发射控制晶体管t6的漏电极d6和发光二极管ld的阳极连接，旁路晶体管t7的漏电极d7与初始化电压线192和初始化晶体管t4的源电极s4连接。

存储电容器cst的第二端cst2与驱动电压线172连接，发光二极管ld的阴极与用于传输共电压elvss的共电压线741连接。

在下文中，将参照图5描述根据本发明的示例性实施例的有机发光二极管显示装置的一个像素的详细操作。

图5是根据本发明的示例性实施例的施加到显示装置的一个像素的信号的时序图。

如图5中所示，对于初始化时间段，首先通过前一级扫描线122供应处于低电平的前一级扫描信号sn-1。在供应低电平的前一级扫描信号sn-1之前，通过光发射控制线123供应处于低电平的光发射控制信号em。响应于处于低电平的前一级扫描信号sn-1，初始化晶体管t4导通并且初始化电压vint通过初始化晶体管t4从初始化电压线192传输到驱动晶体管t1的栅电极g1。当此发生时，驱动晶体管t1被初始化电压vint初始化。

此后，在数据编程时间段期间，通过扫描线121来供应具有低电平的扫描信号sn。开关晶体管t2和补偿晶体管t3响应于处于低电平的扫描信号sn而导通。在这种情况下，驱动晶体管t1通过导通的补偿晶体管t3而二极管连接并且在正向上偏置。

然后，将补偿电压dm+vth(vth具有负(-)值)施加到驱动晶体管t1的栅电极g1，补偿电压dm+vth是从由数据线171供应的数据信号dm减小驱动晶体管t1的阈值电压vth。驱动电压elvdd和补偿电压dm+vth被施加到存储电容器cst的相对端。因此，与存储电容器cst的相对端之间的电压差对应的电荷被存储在存储电容器cst中。

此后，对于发射时间段，从光发射控制线123供应的光发射控制信号em从高电平改变成低电平。随后，对于发射时间段，操作控制晶体管t5和光发射控制晶体管t6通过处于低电平的光发射控制信号em而导通。

然后，根据驱动晶体管t1的栅电极g1的栅极电压与驱动电压elvdd之间的电压差来产生驱动电流id(见图4)，通过光发射控制晶体管t6将驱动电流id供应到发光二极管ld。对于光发射时间段，驱动晶体管t1的栅极-源极电压vgs通过存储电容器cst维持在“(dm+vth)-elvdd”，根据驱动晶体管t1的电流-电压关系，驱动电流id与通过从栅极-源极电压vgs减去阈值电压vth而得到的值的平方“(dm-elvdd)²”成比例。因此，不论驱动晶体管t1的阈值电压vth如何，都确定驱动电流id。

在这种情况下，旁路晶体管t7从旁路控制线128接收旁路信号bp。旁路信号bp是处于可总是使旁路晶体管t7截止的预定电平的电压。旁路晶体管t7也从栅电极g7接收处于晶体管截止电平的电压，因此，旁路晶体管t7总是被截止。因此，在截止状态下，驱动电流id的一部分作为旁路电流ibp通过旁路晶体管t7流出。

当驱动晶体管t1的用于显示黑色图像的最小电流作为驱动电流id流动并且发光二极管ld发射光时，黑色图像不被很好地显示。因此，根据本实施例的有机发光二极管显示装置的旁路晶体管t7可将驱动晶体管t1的最小电流的一部分作为旁路电流ibp分配给除了发光二极管ld侧的电流路径之外的电流路径。在这里，因为驱动晶体管t1的栅极-源极电压vgs小于驱动晶体管t1的阈值电压vth，所以驱动晶体管t1的最小电流可以是当驱动晶体管t1截止时出现的电流。当驱动晶体管t1截止时存在的最小驱动电流(例如，10pa或更小的电流)被传输到发光二极管ld以表现为具有黑色亮度的图像。当用于表现黑色图像的最小驱动电流流动时，对旁路电流ibp的旁路传输的影响很大，但是当用于表现诸如正常图像或白色图像的大驱动电流流动时，可对旁路电流ibp存在很少影响。因此，当用于显示黑色图像的驱动电流流动时，发光二极管ld的减小了旁路电流ibp的量的光发射电流ild具有处于可精确地表现黑色图像的电平的最小电流量，旁路电流ibp通过旁路晶体管t7从驱动电流id流出。因此，黑色亮度图像通过使用旁路晶体管t7来精确地实现，由此改善显示装置的对比度。

在图5中，旁路信号bp被示出为与下一级扫描信号sn+1相同，但是不限于此。此外，在图4的示例性实施例中，示出了包括包含旁路晶体管t7的七个晶体管和一个电容器的结构。然而，晶体管和电容器的数量不限于此并且可改变。

现在将参照图4和图6至图10来描述图1中示出的显示装置的详细结构。

图6示意性地示出根据本发明的示例性实施例的显示装置的多个晶体管和电容器。图7是根据本发明的示例性实施例的图6的详细布局图。图8示意性地示出根据本发明的示例性实施例的图7的显示装置的沿线viii-viii截取的剖面。图9示意性地示出根据本发明的示例性实施例的图7的显示装置的沿线ix-ix截取的剖面。图10示意性地示出根据本发明的示例性实施例的图7的显示装置的沿线x-x截取的剖面。

在下文中，将参照图6和图7来首先详细地描述根据本发明的示例性实施例的显示装置的详细的平面结构，然后将参照图8至图10来描述显示装置的详细的剖面结构。

参照图6，根据本示例性实施例的显示装置施加扫描信号sn、前一级扫描信号sn-1、光发射控制信号em和旁路信号bp，并且包括形成在行方向上的扫描线121、前一级扫描线122、光发射控制线123和旁路控制线128。此外，根据本示例性实施例的显示装置包括与扫描线121、前一级扫描线122、光发射控制线123和旁路控制线128交叉并且分别将数据信号dm和驱动电压elvdd施加到像素的数据线171和驱动电压线172。

初始化电压vint通过初始化电压线192传输到补偿晶体管t3。驱动电压线172形成为包括与数据线171平行的垂直驱动电压线172a以及与扫描线121平行的水平驱动电压线172b。垂直驱动电压线172a和水平驱动电压线172b通过接触孔68彼此电连接。

此外，驱动晶体管t1、开关晶体管t2、补偿晶体管t3、初始化晶体管t4、操作控制晶体管t5、光发射控制晶体管t6、旁路晶体管t7、存储电容器cst和包括像素电极191、发射构件370和共电极270的发光二极管ld设置在像素中。在这种情况下，补偿晶体管t3和初始化晶体管t4被构造为双栅极结构晶体管以阻挡泄漏电流。

驱动晶体管t1、开关晶体管t2、补偿晶体管t3、初始化晶体管t4、操作控制晶体管t5、光发射控制晶体管t6和旁路晶体管t7中的每个的沟道设置在半导体130内侧，半导体130可以以各种形状弯曲。半导体130可由多晶半导体材料或氧化物半导体材料制成。在半导体130由氧化物半导体材料制成的情况下，可添加用于保护易受诸如高温的外部环境影响的氧化物半导体材料的单独的钝化层。

半导体130包括沟道掺杂有n型杂质或p型杂质的沟道以及形成在沟道的相对侧处并且掺杂有与沟道的掺杂杂质相反的类型的掺杂杂质的源极掺杂部和漏极掺杂部。在本示例性实施例中，源极掺杂部和漏极掺杂部分别与源电极和漏电极对应。形成在半导体130中的源电极和漏电极可通过仅掺杂相应的区域(例如，仅掺杂位于沟道的相对侧处的区域)来形成。此外，在半导体130中，不同的晶体管的源电极和漏电极之间的区域被掺杂，因此，源电极和漏电极可彼此电连接。

参照图7，沟道包括形成在驱动晶体管t1中的驱动沟道131a、形成在开关晶体管t2中的开关沟道131b、形成在补偿晶体管t3中的第一补偿沟道131c1和第二补偿沟道131c2、形成在初始化晶体管t4中的第一初始化沟道131d1和第二初始化沟道131d2、形成在操作控制晶体管t5中的操作控制沟道131e、形成在光发射控制晶体管t6中的光发射控制沟道131f以及形成在旁路晶体管t7中的旁路沟道131g。

驱动晶体管t1包括驱动沟道131a、驱动栅电极155a、驱动源电极136a和驱动漏电极137a。驱动沟道131a被弯曲并且可具有蜿蜒形状或之字形形状。如此，通过形成弯曲的驱动沟道131a，驱动沟道131a可形成为在窄空间中被拉长。因此，施加到驱动栅电极155a的栅极电压的驱动范围通过拉长的驱动沟道131a而增大。由于栅极电压的驱动范围被增大，因此从发光二极管ld发射的光的灰度可通过改变栅极电压的幅值来精细地控制。因此，可提高有机发光二极管显示装置的分辨率并且可改善它的显示质量。诸如“颠倒的s”、“s”、“m”和“w”的各种示例可通过各种地修改驱动沟道131a的形状来实现。

驱动栅电极155a与驱动沟道131a叠置。驱动源电极136a和驱动漏电极137a不与驱动沟道131a叠置。

开关晶体管t2包括开关沟道131b、开关栅电极155b、开关源电极136b和开关漏电极137b。作为扫描线121的向下延伸的一部分的开关栅电极155b与开关沟道131b叠置。开关源电极136b和开关漏电极137b不与开关沟道131b叠置。开关源电极136b通过接触孔62(见图6)与数据线171连接。

补偿晶体管t3包括两个补偿晶体管以防止泄露电流。例如，补偿晶体管t3包括彼此相邻的第一补偿晶体管t3-1和第二补偿晶体管t3-2。第一补偿晶体管t3-1设置在扫描线121周围，第二补偿晶体管t3-2设置在扫描线121的突起周围。第一补偿晶体管t3-1包括第一补偿沟道131c1、第一补偿栅电极155c1、第一补偿源电极136c1和第一补偿漏电极137c1。第二补偿晶体管t3-2包括第二补偿沟道131c2、第二补偿栅电极155c2、第二补偿源电极136c2和第二补偿漏电极137c2。

作为扫描线121的一部分的第一补偿栅电极155c1与第一补偿沟道131c1叠置。第一补偿源电极136c1和第一补偿漏电极137c1不与第一补偿沟道131c1叠置。第一补偿源电极136c1与光发射控制源电极136f和驱动漏电极137a连接，第一补偿漏电极137c1与第二补偿源电极136c2连接。

作为从扫描线121向上突出的突起的第二补偿栅电极155c2与第二补偿沟道131c2叠置。第二补偿源电极136c2和第二补偿漏电极137c2不与第二补偿沟道131c2叠置。第二补偿漏电极137c2通过接触孔63与第一数据连接构件174连接。

初始化晶体管t4包括两个初始化晶体管以防止泄漏电流。例如，初始化晶体管t4包括彼此相邻的第一初始化晶体管t4-1和第二初始化晶体管t4-2。第一初始化晶体管t4-1设置在前一级扫描线122周围，第二初始化晶体管t4-2设置在前一级扫描线122的突起周围。第一初始化晶体管t4-1包括第一初始化沟道131d1、第一初始化栅电极155d1、第一初始化源电极136d1和第一初始化漏电极137d1。第二初始化晶体管t4-2包括第二初始化沟道131d2、第二初始化栅电极155d2、第二初始化源电极136d2和第二初始化漏电极137d2。

作为前一级扫描线122的一部分的第一初始化栅电极155d1与第一初始化沟道131d1叠置。第一初始化源电极136d1和第一初始化漏电极137d1不与第一初始化沟道131d1叠置。第一初始化源电极136d1通过接触孔64与第二数据连接构件175连接，第一初始化漏电极137d1与第二初始化源电极136d2连接。

作为从前一级扫描线122向下突出的突起的第二初始化栅电极155d2与第二初始化沟道131d2叠置。第二初始化源电极136d2和第二初始化漏电极137d2不与第二初始化沟道131d2叠置。第二初始化漏电极137d2通过接触孔63与第一数据连接构件174连接。

如此，补偿晶体管t3包括第一补偿晶体管t3-1和第二补偿晶体管t3-2，初始化晶体管t4包括第一初始化晶体管t4-1和第二初始化晶体管t4-2。因此，能够通过在截止状态下阻挡半导体130的电子移动路径来有效地防止产生泄漏电流。

操作控制晶体管t5包括操作控制沟道131e、操作控制栅电极155e、操作控制源电极136e和操作控制漏电极137e。作为光发射控制线123的一部分的操作控制栅电极155e与操作控制沟道131e叠置。操作控制栅电极155e不与操作控制源电极136e和操作控制漏电极137e叠置。操作控制源电极136e通过接触孔65与驱动电压线172的一部分连接。

光发射控制晶体管t6包括光发射控制沟道131f、光发射控制栅电极155f、光发射控制源电极136f和光发射控制漏电极137f。作为光发射控制线123的一部分的光发射控制栅电极155f与光发射控制沟道131f叠置。光发射控制栅电极155f不与光发射控制源电极136f和光发射控制漏电极137f叠置。光发射控制漏电极137f通过接触孔66与第三数据连接构件179连接。

旁路晶体管t7包括旁路沟道131g、旁路栅电极155g、旁路源电极136g和旁路漏电极137g。作为旁路控制线128的一部分的旁路栅电极155g与旁路沟道131g叠置。旁路栅电极155g不与旁路源电极136g和旁路漏电极137g叠置。旁路源电极136g与光发射控制漏电极137f直接连接，旁路漏电极137g通过接触孔67与第二数据连接构件175连接。

驱动晶体管t1的驱动沟道131a的第一端与开关漏电极137b和操作控制漏电极137e连接，驱动沟道131a的第二端与第一补偿源电极136c1和光发射控制源电极136f连接。

存储电容器cst包括在其之间设置有第二绝缘层160的驱动栅电极155a和存储电极178(见图8)。第二绝缘层160可以是存储电容器cst的介电材料，并且可以具有具备不同的介电常数的多层结构。这将被稍后描述。

存储电极178是垂直驱动电压线172a的扩展部分。一个驱动栅电极155a和一个存储电极178可包括在每个像素中。

在存储电容器cst中，第二绝缘层160用作介电材料，存储电容根据通过驱动栅电极155a和存储电极178之间的电压差累积在存储电容器cst中的电荷来确定。

驱动栅电极155a通过接触孔61与第一数据连接构件174连接。第一数据连接构件174与数据线171设置在同一层上。例如，第一数据连接构件174可与数据线171基本上平行。此外，第一数据连接构件174可连接驱动栅电极155a、第二补偿晶体管t3-2的第二补偿漏电极137c2以及第二初始化晶体管t4-2的第二初始化漏电极137d2。

结果，存储电容器cst存储与驱动栅电极155a的栅极电压与通过垂直驱动电压线172a传输到存储电极178的驱动电压elvdd之间的差对应的存储电容。

在下文中，将根据参照图8至图10的堆叠顺序详细地描述根据本发明的示例性实施例的显示装置的剖面结构。

在这种情况下，由于操作控制晶体管t5和旁路晶体管t7的堆叠结构与光发射控制晶体管t6的堆叠结构几乎相同，因此可省略其详细的描述。

缓冲层120设置在基底110上。基底110可包括诸如玻璃、石英、陶瓷或塑料的绝缘材料，因此可被称为绝缘基底110。缓冲层120在用于形成多晶半导体的结晶化工艺期间阻挡来自绝缘基底110的杂质以改善多晶半导体的特性并且减小施加到绝缘基底110的应力。

包括驱动沟道131a、开关沟道131b、第一补偿沟道131c1、第二补偿沟道131c2、第一初始化沟道131d1、第二初始化沟道131d2和光发射控制沟道131f的半导体130设置在缓冲层120上。半导体130还包括操作控制沟道131e(见图7)和旁路沟道131g(见图7)。

在半导体130中，驱动源电极136a和驱动漏电极137a设置在驱动沟道131a的相对侧处，开关源电极136b和开关漏电极137b设置在开关沟道131b的相对侧处。另外，在半导体130中，第一补偿源电极136c1和第一补偿漏电极137c1设置在第一补偿沟道131c1的相对侧处，第二补偿源电极136c2和第二补偿漏电极137c2设置在第二补偿沟道131c2的相对侧处。此外，在半导体130中，第一初始化源电极136d1和第一初始化漏电极137d1设置在第一初始化沟道131d1的相对侧处，第二初始化源电极136d2和第二初始化漏电极137d2设置在第二初始化沟道131d2的相对侧处。此外，在半导体130中，光发射控制源电极136f和光发射控制漏电极137f设置在光发射控制沟道131f的相对侧处。另外，在半导体130中，操作控制源电极136e和操作控制漏电极137e设置在操作控制沟道131e的相对侧处(见图7)，旁路源电极136g和旁路漏电极137g设置在旁路沟道131g的相对侧处(见图7)。

第一绝缘层140设置在半导体130上以覆盖半导体130。第一绝缘层140可以包括诸如氮化硅(sinx)或氧化硅(siox)的绝缘材料。

具有包括开关栅电极155b、第一补偿栅电极155c1、第二补偿栅电极155c2的扫描线121，包括第一初始化栅电极155d1和第二初始化栅电极155d2的前一级扫描线122，包括操作控制栅电极155e和光发射控制栅电极155f的光发射控制线123，包括旁路栅电极155g的旁路控制线128，驱动栅电极(例如，存储电极)155a以及水平驱动电压线172b的栅极布线121、122、123、128、155a和172b设置在第一绝缘层140上。

第二绝缘层160设置为覆盖栅极布线121、122、123、128、155a和172b以及第一绝缘层140。

包括数据线171、包括存储电极178的垂直驱动电压线172a、第一数据连接构件174、第二数据连接构件175以及第三数据连接构件179的数据布线171、172a、174、175、178和179设置在第二绝缘层160上。存储电极178与驱动栅电极155a叠置。

由于存储电极178通过使用与垂直驱动电压线172a和数据线171的材料相同的材料而与数据布线171、172a、174、175、178和179形成在同一层上，因此不必通过使用不同的金属在不同的层上形成存储电极178。因此，能够减少用于制造显示装置的掩模的数量。

第二绝缘层160与驱动栅电极155a和存储电极178一起构成存储电容器cst，第二绝缘层160是存储电容器cst的介电材料。

第二绝缘层160包括第一介电常数层161、第二介电常数层162和第三介电常数层163。第一介电常数层161设置在栅极布线121、122、123、128、155a和172b以及第一绝缘层140上，第二介电常数层162设置在第一介电常数层161上，第三介电常数层163设置在第二介电常数层162上。第一介电常数层161、第二介电常数层162和第三介电常数层163可分别与图1的第一低介电常数层521、高介电常数层522和第二低介电常数层523对应。

第二介电常数层162的介电常数大于第一介电常数层161的介电常数和第三介电常数层163的介电常数。第一介电常数层161的介电常数和第三介电常数层163的介电常数可彼此相同或不同。第二介电常数层162的介电常数可等于或大于30。第一介电常数层161的介电常数和第三介电常数层163的介电常数可等于或大于6.8。

第一介电常数层161和第三介电常数层163可包括氧化硅(siox)、氮化硅(sinx)或氧化铝(al2o3)。第二介电常数层162可包括氧化锆(zrox)或氧化钛(tiox)。第一介电常数层161和第三介电常数层163可包括相同的材料。

第一介电常数层161的厚度和第三介电常数层163的厚度可彼此相同或不同，第一介电常数层161的厚度和第三介电常数层163的厚度的总和可在40nm至70nm的范围内。第二介电常数层162的厚度可在50nm至70nm的范围内。因此，第二绝缘层160的厚度可在90nm至140nm的范围内。第二介电常数层162的厚度大于第一介电常数层161的厚度和第三介电常数层163的厚度。

通常，显示装置在高于7v的驱动电压下驱动，这增大存储电容器cst的电容以减小泄漏电流并且改善击穿电压。存储电容器cst的电容的增大可减小介电材料的厚度、增大存储电容器cst的面积或者增大介电材料的介电常数。

随着显示装置的分辨率增大，存储电容器cst的面积减小。因此，考虑到由粒子等导致的缺陷，电介质的厚度可减少多少是有限制的。

当例如仅具有高介电常数的介电层被用于增大介电材料的介电常数时，泄漏电流增大。因此，这样的介电层因为击穿电压低而不可应用于具有高分辨率的显示装置。

然而，在本示例性实施例中，由于用作存储电容器cst的介电材料的第二绝缘层160包括高介电常数的材料，因此存储电容器cst的电容可增大。

另外，由于用作存储电容器cst的介电材料的第二绝缘层160包括具有低介电常数的第一介电常数层161和第三介电常数层163以及具有高介电常数的第二介电常数层162，因此可减小具有高分辨率的显示装置的泄漏电流并且可增大击穿电压。

在本示例性实施例中，已经描述了第二绝缘层160包括第一介电常数层161(例如，低介电常数层)、第二介电常数层162(例如，高介电常数层)和第三介电常数层163(例如，低介电常数层)的结构，但是本发明不限于此。例如，在图2和图3中示出的电容器的结构可应用于第二绝缘层160。例如，第二绝缘层160可包括仅仅两个介电层，例如，低介电常数层和高介电常数层。

数据线171通过形成在第一绝缘层140和第二绝缘层160中的接触孔62与开关源电极136b连接，第一数据连接构件174的第一端通过形成在第一绝缘层140和第二绝缘层160处的接触孔61与驱动栅电极155a连接，第一数据连接构件174的第二端通过形成在第一绝缘层140和第二绝缘层160处的接触孔63与第二补偿漏电极137c2和第二初始化漏电极137d2连接。

第二数据连接构件175通过形成在第一绝缘层140和第二绝缘层160处的接触孔64与第一初始化源电极136d1连接，并且通过形成在第一绝缘层140和第二绝缘层160处的接触孔67与旁路漏电极137g连接。能够通过由第二数据连接构件175使旁路漏电极137g和第一初始化源电极136d1彼此间接连接而不使旁路漏电极137g和第一初始化源电极136d1直接连接来防止晶体管形成在水平驱动电压线172b周围。

此外，四边形形状的第三数据连接构件179通过形成在第一绝缘层140和第二绝缘层160处的接触孔66与光发射控制漏电极137f连接。

钝化层180设置成覆盖数据布线171、172a、174、175、178和179以及第二绝缘层160。钝化层180可包括有机层。

像素电极191和初始化电压线192设置在钝化层180上。第三数据连接构件179通过形成在钝化层180处的接触孔81与像素电极191连接，第二数据连接构件175通过形成在钝化层180处的接触孔82与初始化电压线192连接。像素电极191和初始化电压线192可具有相同的材料。

覆盖钝化层180、初始化电压线192和像素电极191的像素限定层(pdl)350形成在钝化层180上、初始化电压线192上和像素电极191的边缘上。另外，像素限定层350具有暴露像素电极191的像素开口351。像素限定层350可包括聚丙烯酸酯树脂、聚酰亚胺树脂或二氧化硅基无机材料。

发射构件370设置在像素开口351中的像素电极191上，共电极270设置在发射构件370上。因此，形成包括像素电极191、发射构件370和共电极270的发光二极管ld。

像素电极191可用作作为空穴注入电极的阳极，共电极270可用作作为电子注入电极的阴极。然而，本示例性实施例不限于此。例如，像素电极191可用作阴极并且共电极270可用作阳极。当空穴和电子分别从像素电极191和共电极270注入到发射构件370中时，通过结合注入的空穴和电子而获得的激子从激发态下降至基态，因此，发射光。

发射构件370可包括发射层、空穴注入层(hil)、空穴传输层(htl)、电子传输层(etl)或电子注入层(eil)。当发射构件370包括所有这些层时，空穴注入层设置在作为正电极的像素电极191上，空穴传输层、发射层、电子传输层和电子注入层顺序地堆叠在其上。发射层可包括有机材料或无机材料。

发射构件370可包括用于发射红光的红色发射层、用于发射绿光的绿色发射层以及用于发射蓝光的蓝色发射层，红色发射层、绿色发射层和蓝色发射层分别形成在红色像素、绿色像素和蓝色像素处以实现彩色图像。

此外，在发射构件370中，所有的红色发射层、绿色发射层和蓝色发射层可一起堆叠在红色像素、绿色像素和蓝色像素上，红色滤色器、绿色滤色器和蓝色滤色器可包括在每个像素中以实现彩色图像。作为供替代的选择，用于发射白光的白色发射层可形成在所有的红色像素、绿色像素和蓝色像素上，红色滤色器、绿色滤色器和蓝色滤色器可包括在每个像素中以实现彩色图像。当彩色图像通过使用白色发射层以及红色滤色器、绿色滤色器和蓝色滤色器来实现时，可不使用用于在单个像素(换句话说，红色像素、绿色像素和蓝色像素)上分别沉积红色发射层、绿色发射层和蓝色发射层的沉积掩模。

白色发射层可通过一个发射层来形成并且包括通过层压多个发射层而可发射白光的构造。作为示例，白色发射层可包括通过结合至少一个黄色发射层和至少一个蓝色发射层、结合至少一个蓝绿色发射层和至少一个红色发射层、结合至少一个品红色发射层和至少一个绿色发射层等而使得白光得以发射的构造。

用于保护发光二极管ld的密封构件可设置在共电极270上，并且可通过使用密封剂密封在基底110上。密封构件可由诸如玻璃、水晶、陶瓷、塑料和金属的各种材料制成。可选择地，代替使用密封剂，薄膜密封层可通过在共电极270上沉积无机层和有机层来形成。

在下文中，将参照图11和图12来描述根据本发明的另一示例性实施例的显示装置。

图11示意性地示出根据本发明的示例性实施例的显示装置的一个像素的等效电路。

参照图11，根据本示例性实施例的显示装置的一个像素包括多条信号线121、171、172和192，与信号线121、171、172和192连接的多个晶体管t1、t2和t3，存储电容器cst，辅助电容器cpr以及发光二极管ld。

晶体管t1、t2和t3包括驱动晶体管t1、开关晶体管t2和补偿晶体管t3。

信号线121、171、172和192包括用于传输扫描信号sn的扫描线121、用于传输数据信号dm的数据线171、用于传输驱动电压elvdd的驱动电压线172以及用于传输初始化电压vint以使驱动晶体管t1初始化的初始化电压线192。

在驱动晶体管t1的三个端子之中，第一端子与存储电容器cst的第一端连接，第二端子与驱动电压线172连接，第三端子连接到发光二极管ld的阳极。

在开关晶体管t2的三个端子之中，第一端子与扫描线121连接，第二端子与辅助电容器cpr的第一端连接，第三端子与存储电容器cst的第二端连接。

补偿晶体管t3包括第一补偿晶体管t3-1和第二补偿晶体管t3-2。第一补偿晶体管t3-1和第二补偿晶体管t3-2中的每个的第一端子与补偿控制线comp连接。

第一补偿晶体管t3-1的第二端子与驱动晶体管t1的第一端子一起同存储电容器cst的第一端连接，第一补偿晶体管t3-1的第三端子与第二补偿晶体管t3-2的第二端子连接。第二补偿晶体管t3-2的第三端子与辅助电容器cpr的第一端连接。

存储电容器cst的第二端与初始化电压线192连接，辅助电容器cpr的第二端与数据线171连接，发光二极管ld的阴极与用于传输共电压elvss的共电压线741连接。

图12示意性地示出根据本发明的示例性实施例的图11的显示装置的剖面。

参照图12，缓冲层120设置在基底110上。驱动半导体130t1和开关半导体130t2设置在缓冲层120上。

驱动半导体130t1包括驱动沟道131a、驱动源电极136a和驱动漏电极137a。驱动沟道131a设置在驱动源电极136a与驱动漏电极137a之间。

开关半导体130t2包括开关沟道131b、开关源电极136b和开关漏电极137b。开关沟道131b设置在开关源电极136b与开关漏电极137b之间。

第一绝缘层140设置在驱动半导体130t1和开关半导体130t2上并且覆盖驱动半导体130t1和开关半导体130t2，驱动栅电极155a和开关栅电极155b设置在第一绝缘层140上。驱动栅电极155a与驱动沟道131a叠置，开关栅电极155b与开关沟道131b叠置。

第二绝缘层160设置在驱动栅电极155a和开关栅电极155b上。存储电极178设置在第二绝缘层160上。存储电极178与驱动栅电极155a叠置。

第二绝缘层160与驱动栅电极155a和存储电极178一起构成存储电容器cst，第二绝缘层160是存储电容器cst的介电材料。

第二绝缘层160包括第一介电常数层161、第二介电常数层162和第三介电常数层163。第一介电常数层161设置在驱动栅电极155a、开关栅电极155b和第一绝缘层140上，第二介电常数层162设置在第一介电常数层161上，第三介电常数层163设置在第二介电常数层162上。第一介电常数层161、第二介电常数层162和第三介电常数层163可分别与图1的第一低介电常数层521、高介电常数层522和第二低介电常数层523对应。

第二介电常数层162的介电常数大于第一介电常数层161的介电常数和第三介电常数层163的介电常数。第一介电常数层161的介电常数和第三介电常数层163的介电常数可彼此相同或不同。第二介电常数层162的介电常数可等于或大于30。第一介电常数层161的介电常数和第三介电常数层163的介电常数可等于或大于6.8。

第一介电常数层161和第三介电常数层163可包括氧化硅(siox)、氮化硅(sinx)或氧化铝(al2o3)。第二介电常数层162可包括氧化锆(zrox)或氧化钛(tiox)。第一介电常数层161和第三介电常数层163可包括相同的材料。

第一介电常数层161的厚度和第三介电常数层163的厚度可彼此相同或不同，第一介电常数层161的厚度和第三介电常数层163的厚度的总和可在40nm至70nm的范围内。第二介电常数层162的厚度可在50nm至70nm的范围内。因此，第二绝缘层160的厚度可在90nm至140nm的范围内。第二介电常数层162的厚度大于第一介电常数层161的厚度和第三介电常数层163的厚度。

在本示例性实施例中，已经描述了第二绝缘层160包括第一介电常数层161(例如，低介电常数层)、第二介电常数层162(例如，高介电常数层)和第三介电常数层163(例如，低介电常数层)的结构，但本发明不限于此。图2和图3中示出的电容器的结构可应用于第二绝缘层160。例如，第二绝缘层160可包括仅仅两个介电层，例如，低介电常数层和高介电常数层。

第三绝缘层164设置在存储电极178和第二绝缘层160上，辅助电容器下电极181设置在第三绝缘层164上。第四绝缘层169设置在辅助电容器下电极181和第三绝缘层164上，驱动源极连接构件173a、开关源极连接构件173b、驱动数据连接构件176a、开关数据连接构件176b和辅助电容器上电极182设置在第四绝缘层169上。辅助电容器上电极182与辅助电容器下电极181叠置。

第四绝缘层169与辅助电容器下电极181和辅助电容器上电极182一起构成辅助电容器cpr，第四绝缘层169是辅助电容器cpr的介电材料。

第四绝缘层169包括第四介电常数层166、第五介电常数层167和第六介电常数层168。第四介电常数层166设置在辅助电容器下电极181和第三绝缘层164上，第五介电常数层167设置在第四介电常数层166上，第六介电常数层168设置在第五介电常数层167上。第四介电常数层166、第五介电常数层167和第六介电常数层168可分别与图1的第一低介电常数层521、高介电常数层522和第二低介电常数层523对应。

第五介电常数层167的介电常数大于第四介电常数层166的介电常数和第六介电常数层168的介电常数。第四介电常数层166的介电常数和第六介电常数层168的介电常数可彼此相同或不同。第五介电常数层167的介电常数可等于或大于30。第四介电常数层166的介电常数和第六介电常数层168的介电常数可等于或大于6.8。

第四介电常数层166和第六介电常数层168可包括氧化硅(siox)、氮化硅(sinx)或氧化铝(al2o3)。第五介电常数层167可包括氧化锆(zrox)或氧化钛(tiox)。第四介电常数层166和第六介电常数层168可包括相同的材料。

第四介电常数层166的厚度和第六介电常数层168的厚度可彼此相同或不同，第四介电常数层166的厚度和第六介电常数层168的厚度的总和可在40nm至70nm的范围内。第五介电常数层167的厚度可在50nm至70nm的范围内。因此，第四绝缘层169的厚度可在90nm至140nm的范围内。第五介电常数层167的厚度大于第四介电常数层166的厚度和第六介电常数层168的厚度。

如此，辅助电容器cpr的电容可由于用作辅助电容器cpr的介电材料的第四绝缘层169包括高介电常数的材料而增大。

另外，由于用作辅助电容器cpr的介电材料的第四绝缘层169包括均具有低介电常数的第四介电常数层166和第六介电常数层168以及具有高介电常数的第五介电常数层167，因此能够减小具有高分辨率的显示装置的泄漏电流并且增大击穿电压。

在本示例性实施例中，已经描述了第四绝缘层169包括第四介电常数层166(例如，低介电常数层)、第五介电常数层167(例如，高介电常数层)和第六介电常数层168(例如，低介电常数层)的结构，但是本发明不限于此。在图2和图3中示出的电容器的结构可应用于第四绝缘层169。例如，第四绝缘层169可包括仅仅两个介电层，例如，低介电常数层和高介电常数层。

驱动源极连接构件173a和驱动数据连接构件176a分别与驱动源电极136a和驱动漏电极137a连接，开关源极连接构件173b和开关数据连接构件176b分别与开关源电极136b和开关漏电极137b连接。

钝化层180设置在驱动源极连接构件173a、开关源极连接构件173b、驱动数据连接构件176a、开关数据连接构件176b、辅助电容器上电极182和第四绝缘层169上并且覆盖驱动源极连接构件173a、开关源极连接构件173b、驱动数据连接构件176a、开关数据连接构件176b、辅助电容器上电极182和第四绝缘层169。钝化层180可包括有机层。

与驱动数据连接构件176a连接的像素电极191设置在钝化层180上。

像素限定层350覆盖像素电极191的边缘和钝化层180，像素限定层350具有与像素电极191叠置的像素开口351。

发射构件370设置在像素开口351中的像素电极191上，共电极270设置在发射构件370上。因此，形成包括像素电极191、发射构件370和共电极270的发光二极管ld。

尽管已经参照该发明的示例性实施例具体示出并且描述了该发明，但是本领域普通技术人员将理解的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可对其作出各种修改。