技术特征：
技术总结
本发明提供了一种用于芯片制造的刻蚀与沉积‑剥离融合方法，所述方法包括以下步骤：(1)在衬底上沉积导电层；(2)在导电层上涂覆抗蚀剂胶膜，通过曝光和显影在所述抗蚀剂胶膜上形成沉积‑剥离图形和刻蚀图形；(3)通过刻蚀将抗蚀剂胶膜上的沉积‑剥离图形和刻蚀图形转移到所述导电层；(4)采用抗蚀剂或固体掩膜遮盖刻蚀图形，不遮盖沉积‑剥离图形；(5)在抗蚀剂上以及经由沉积‑剥离图形而露出的衬底上沉积用于构成所述沉积‑剥离图形的材料；和(6)剥离抗蚀剂或固体掩膜以及沉积在其上的材料。本发明提供的方法减少操作步骤，提高样品的制备效率，并且有助于减小或消除因多次常规套刻工艺所产生的误差。
技术研发人员：李贺康;金贻荣;郑东宁
受保护的技术使用者：中国科学院物理研究所
技术研发日：2018.12.27
技术公布日：2019.05.14