一种高维持电压NPNPN型双向可控硅静电防护器件的制作方法

本实用新型涉及静电防护领域，特别涉及一种高维持电压NPNPN型双向可控硅静电防护器件。

背景技术：

静电放电（Electro-Static Discharge，ESD）是集成电路在制造、封装、测试、输运、装配和使用过程中不可避免的现象。产生静电放电有内在因数和外在因数，因静电在集成电路失效的各种原因中占到了58%，对集成电路的可靠性构成了严重威胁。根据静电放电产生的原因及其对集成电路放电方式不同，静电放电通常分为以下四种模式：HBM(人体放电模式)，MM(机器放电模式)，CDM（组件充电放电模式），FIM（电场感应模式）。其中，HBM和MM模式是最常见的也是最为关心的两种静电模式。通常，ESD保护器件的设计需要考虑两个方面的问题：一是ESD保护器件要能够泄放大电流；二是ESD保护器件要能在芯片受到ESD冲击时能及时导通钳位电压在安全水平。

可控硅器件（Silicon Controlled Rectifier，SCR）是芯片内ESD防护的常规器件结构，但它不是CMOS工艺中的标准器件。它与二极管、三极管、场效应晶体管相比，因其自身的正反馈机制而具有电流泄放能力强、单位面积泄放效率高、导通电阻小、鲁棒性强、防护级别高的优点，能够在半导体平面工艺上以较小的芯片面积达成较高的静电防护等级。双向可控硅器件（Bidirectional SCR，BSCR）是一种紧凑型ESD防护器件，它能够在正向和反向两个方向对电压进行箝位。它可用于传输高于或低于地电平信号的输入/输出（I/O）引脚的静电防护，例如，通信芯片的数据总线。

NPNPN型双向SCR器件在芯片上应用时，另一个需要考虑的是器件维持电压问题。NPNPN型双向SCR器件导通因强导通使得维持电压很低，在电路正常工作时可能会因静电使得导通后无法关断，使得电路端口维持一个很低的电压，影响内核电路工作。图1为一种典型的NPNPN型双向SCR剖面图，其等效电路图如图2所示，其等效电路图是对称的。在阳极上加正的静电脉冲（正向）和在阳极上加负的静电脉冲（反向），两种情况下的ESD特性相同。

从上述分析可知，BSCR器件要在芯片上应用，要解决静电防护器件的维持电压低问题，以防止泄放器件导通后锁住问题。

技术实现要素：

为了解决上述技术问题，本实用新型提供一种结构简单的高维持电压NPNPN型双向可控硅静电防护器件。

本实用新型解决上述问题的技术方案是：一种高维持电压NPNPN型双向可控硅静电防护器件，P型衬底；所述P型衬底中设有N型埋层；所述N型埋层上从左到右依次设有第一N型深阱、高压N阱、第二N型深阱；所述高压N阱上从左到右依次设有第一N阱、第一P阱、第二N阱、第二P阱、第三N阱、第三P阱和第四N阱；所述第一P阱内从左到右依次设有第一P+注入区、第一N+注入区，第一P阱与第二N阱之间跨接有第二N+注入区；第三N阱与第三P阱支架跨接有第三N+注入区，所述第三P阱内从左到右依次设有第三N+注入区、第四N+注入区；所述第一P+注入区、第一N+注入区连接在一起并作为器件的阳极，所述第四N+注入区、第二P+注入区连接在一起并作为器件的阴极。

上述高维持电压NPNPN型双向可控硅静电防护器件，所述第一P+注入区左侧和P型衬底左侧边缘之间为第一场氧隔离区，第一P+注入区右侧与第一N+注入区左侧连接，第一N+注入区右侧和第二N+注入区左侧之间为第二场氧隔离区，第二N+注入区右侧和第三N+注入区左侧之间为第三场氧隔离区，第三N+注入区右侧和第四N+注入区左侧之间为第四场氧隔离区，第四N+注入区右侧与第二P+注入区左侧连接，第二P+注入区右侧和P型衬底右侧边缘之间为第五场氧隔离区。

上述高维持电压NPNPN型双向可控硅静电防护器件，所述静电防护器件的等效电路包括：第一NPN型晶体管，其中第一N+注入区作为第一NPN型晶体管的发射极，第一P阱作为第一NPN型晶体管的基极，第二N+注入区、第二N阱、高压N阱、第三N阱和第三N+注入区作为第一NPN型晶体管的集电极；第一PNP型晶体管，其中第一P阱作为第一PNP型晶体管的集电极，第二N+注入区、第二N阱、高压N阱、第三N阱、第三N+注入区作为第一PNP型晶体管的基极，第三P阱作为第一PNP型晶体管的发射极；第二NPN型晶体管，其中第二N+注入区、第二N阱、高压N阱、第三N阱、第三N+注入区作为第二NPN型晶体管的集电极，第三P阱作为第二NPN型晶体管的基极，第四N+注入区作为第二NPN型晶体管的发射基；在第一P阱中形成的第一P阱寄生电阻；在第二P阱中形成的第二P阱寄生电阻；在高压N阱左半部分形成的第一高压N阱寄生电阻；在高压N阱右半部分形成的第二高压N阱寄生电阻。

上述高维持电压NPNPN型双向可控硅静电防护器件，所述等效电路中，第一P阱寄生电阻的一端和第一NPN型晶体管的发射极连接在一起并作为器件阳极，第一P阱寄生电阻的另一端、第一NPN型晶体管的基极、第一PNP型晶体管的集电极连接在一起，所述第一高压N阱寄生电阻的一端连接第一NPN型晶体管的集电极，第一高压N阱寄生电阻的另一端、第一PNP型晶体管的基极、第二高压N阱寄生电阻的一端连接在一起，第二高压N阱寄生电阻的另一端连接第二NPN型晶体管的集电极，第二NPN型晶体管的基极、第一PNP型晶体管的发射极、第二P阱寄生电阻的一端连接在一起，第二P阱寄生电阻的另一端与第二NPN型晶体管的发射极连接在一起并作为器件阴极。

上述高维持电压NPNPN型双向可控硅静电防护器件，当高压ESD脉冲来到器件阳极，器件阴极接地电位时，第三N+注入区与第三P阱被反偏；若脉冲电压高于第三N+注入区与第三P阱所形成的反偏PN结的雪崩击穿电压，器件内产生雪崩电流，电流经第二P阱寄生电阻流向阴极，当第二P阱寄生电阻的电压高于第二NPN型晶体管的be结正向导通电压时，第二NPN型晶体管开启，开启的第二NPN型晶体管为第一PNP型晶体管提供基极电流，随后，第一PNP型晶体管开启并为第二NPN型晶体管提供基极电流；此后即使没有雪崩电流产生，第二NPN型晶体管和第一PNP型晶体管已构成了正反馈回路，由第一PNP型晶体管和第二NPN型晶体管构成的SCR结构被导通，泄放静电；同理，当阴极出现ESD脉冲时，或者阳极出现负ESD电压脉冲时，第一P阱与第二N+注入区雪崩击穿，随后，由第一PNP型晶体管和第一NPN型晶体管构成的SCR结构导通泄放静电。

上述高维持电压NPNPN型双向可控硅静电防护器件，从电学阳极到电学阴极，SCR路径为第一P+注入区→第一P阱→第一PNP型晶体管的基极→第三P阱→第四N+注入区，以上路径构成正向PNPN可控硅结构；从电学阴极到电学阳极，SCR路径为第二P+注入区→第三P阱→第一PNP型晶体管的基极→第一P阱→第一N+注入区，以上路径构成反向PNPN可控硅结构。

上述高维持电压NPNPN型双向可控硅静电防护器件，所述第二P阱在第二N阱和第三N阱中耗尽形成有一定电阻的通路。

本实用新型的有益效果在于：本实用新型的静电释放器件在两个N阱之间加入一个有一定厚度的P阱，P阱的厚度刚好与左右两边的N阱耗尽而形成具有一定电阻的通路，能够使得双向SCR结构在雪崩击穿导通后具有一个较高的维持电压，有效地防止静电释放器件在导通后因维持电压低而锁住的问题，并且还可以通过调节第二P阱的宽度进而得到不同的维持电压。

附图说明

图1为现有NPNPN型双向SCR静电防护器件剖面图。

图2为现有NPNPN型双向SCR静电防护器件的等效电路图。

图3为本实用新型的剖面图。

图4为本实用新型的等效电路图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的说明。

如图3所示，一种高维持电压NPNPN型双向可控硅静电防护器件，包括P型衬底100；所述P型衬底100中设有N型埋层200；所述N型埋层200上从左到右依次设有第一N型深阱300、高压N阱301、第二N型深阱302；所述高压N阱301上从左到右依次设有第一N阱400、第一P阱401、第二N阱402、第二P阱403、第三N阱404、第三P阱405和第四N阱406；所述第一P阱401内从左到右依次设有第一P+注入区501、第一N+注入区502，第一P阱401与第二N阱402之间跨接有第二N+注入区503；第三N阱404与第三P阱405之间跨接有第三N+注入区504，所述第三P阱405内从左到右依次设有第四N+注入区505、第二P+注入区506；所述第一P+注入区501、第一N+注入区502连接在一起并作为器件的阳极，所述第四N+注入区505、第二P+注入区506连接在一起并作为器件的阴极。

所述第一P+注入区501左侧和P型衬底100左侧边缘之间为第一场氧隔离区600，第一P+注入区501右侧与第一N+注入区502左侧连接，第一N+注入区502右侧和第二N+注入区503左侧之间为第二场氧隔离区601，第二N+注入区503右侧和第三N+注入区504左侧之间为第三场氧隔离区602，第三N+注入区504右侧和第四N+注入区505左侧之间为第四场氧隔离区603，第四N+注入区505右侧与第二P+注入区506左侧连接，第二P+注入区506右侧和P型衬底100右侧边缘之间为第五场氧隔离区604。

如图4所示，所述静电防护器件的等效电路包括：第一NPN型晶体管T1，其中第一N+注入区502作为第一NPN型晶体管T1的发射极，第一P阱401作为第一NPN型晶体管T1的基极，第二N+注入区503、第二N阱402、高压N阱301、第三N阱404和第三N+注入区504作为第一NPN型晶体管T1的集电极；第一PNP型晶体管T3，其中第一P阱401作为第一PNP型晶体管T3的集电极，第二N+注入区503、第二N阱402、高压N阱301、第三N阱404、第三N+注入区504作为第一PNP型晶体管T3的基极，第三P阱405作为第一PNP型晶体管T3的发射极；第二NPN型晶体管T2，其中第二N+注入区503、第二N阱402、高压N阱301、第三N阱404、第三N+注入区504作为第二NPN型晶体管T2的集电极，第三P阱405作为第二NPN型晶体管T2的基极，第四N+注入区505作为第二NPN型晶体管T2的发射基；在第一P阱401中形成的第一P阱寄生电阻RP阱1；在第二P阱403中形成的第二P阱寄生电阻RP阱2；在高压N阱301左半部分形成的第一高压N阱寄生电阻R高压N阱1；在高压N阱301右半部分形成的第二高压N阱寄生电阻R高压N阱2。

所述等效电路中，第一P阱寄生电阻RP阱1的一端和第一NPN型晶体管T1的发射极连接在一起并作为器件阳极，第一P阱寄生电阻RP阱1的另一端、第一NPN型晶体管T1的基极、第一PNP型晶体管T3的集电极连接在一起，所述第一高压N阱寄生电阻R高压N阱1的一端连接第一NPN型晶体管T1的集电极，第一高压N阱寄生电阻R高压N阱1的另一端、第一PNP型晶体管T3的基极、第二高压N阱寄生电阻R高压N阱2的一端连接在一起，第二高压N阱寄生电阻R高压N阱2的另一端连接第二NPN型晶体管T2的集电极，第二NPN型晶体管T2的基极、第一PNP型晶体管T3的发射极、第二P阱寄生电阻RP阱2的一端连接在一起，第二P阱寄生电阻RP阱2的另一端与第二NPN型晶体管T2的发射极连接在一起并作为器件阴极。

当高压ESD脉冲来到器件阳极，器件阴极接地电位时，第三N+注入区504与第三P阱405被反偏；若脉冲电压高于第三N+注入区504与第三P阱405所形成的反偏PN结的雪崩击穿电压，器件内产生雪崩电流，电流经第二P阱寄生电阻RP阱2流向阴极，当第二P阱寄生电阻RP阱2的电压高于第二NPN型晶体管T2的be结正向导通电压时，第二NPN型晶体管T2开启，开启的第二NPN型晶体管T2为第一PNP型晶体管T3提供基极电流，随后，第一PNP型晶体管T3开启并为第二NPN型晶体管T2提供基极电流；此后即使没有雪崩电流产生，第二NPN型晶体管T2和第一PNP型晶体管T3已构成了正反馈回路，由第一PNP型晶体管T3和第二NPN型晶体管T2构成的SCR结构被导通，泄放静电；同理，当阴极出现ESD脉冲时，或者阳极出现负ESD电压脉冲时，第一P阱401与第二N+注入区503雪崩击穿，随后，由第一PNP型晶体管T3和第一NPN型晶体管T1构成的SCR结构导通泄放静电。

从电学阳极到电学阴极，SCR路径为第一P+注入区501→第一P阱401→第一PNP型晶体管的基极→第三P阱405→第四N+注入区505，以上路径构成正向PNPN可控硅结构；从电学阴极到电学阳极，SCR路径为第二P+注入区506→第三P阱405→第一PNP型晶体管的基极→第一P阱401→第一N+注入区502，以上路径构成反向PNPN可控硅结构。

本实用新型的静电释放器件在两个N阱之间加入一个有一定厚度的P阱，P阱的厚度刚与左右两边的N阱耗尽而形成具有一定电阻的通路，能够使得双向SCR结构在雪崩击穿导通后具有一个较高的维持电压，有效的防止静电释放器件在导通后因维持电压低而锁住的问题。本实用新型可通过调节第二P阱403的宽度进而得到不同的维持电压。

本实用新型所制作出的低压触发可控硅整流器静电释放器件结构既不会违反版图设计规则也不会利用到标准CMOS工艺以外的层次，就使得SCR能够运用在ESD保护设计中，有效地保护内部芯片，远离闩锁的风险。

与图1所示NPNPN型器件相比，如图3所示的NPNPN型双向SCR在芯片上应用时，在相同面积时具有更高的维持电压特性，能有效避免闩锁效应，而且可以通过调节不同的P阱宽度实现一个维持电压可调节的特点。