半导体器件电阻器的制作方法

本说明书涉及包括通孔和多个金属层的半导体器件电阻器。

背景技术：

已知的器件(例如，负载驱动器器件)可包括例如电流感测电阻器。然而，这些电流感测电阻器可易于响应于温度而发生变化，从而可导致测量失真。数字和/或模拟电路可包括在器件中以校正测量失真。在许多实施方式中，这种数字和/或模拟电路可能并不可取。

技术实现要素：

在一个通常方面，装置可包括第一端子、第二端子以及在第一端子与第二端子之间延伸的电阻元件。电阻元件可包括与第一金属层的第一区段和第二金属层的第一区段接触的第一通孔，并且可包括与第二金属层的第一区段和第一金属层的第二区段接触的第二通孔。该装置还可包括与第一金属层的第二区段和第二金属层的第二区段接触的第三通孔。

附图说明

图1A是示意图，其示出了包括在半导体器件中的电阻元件的侧剖视图。

图1B和图1C是示意图，其示出了图1A所示的电阻元件的更详细视图。

图2A和图2B是示意图，其示出了作为图1A至图1C所示的电阻元件的变型的示例性电阻元件。

图2C至图2E示出了图2A和图2B所示的电阻元件的变型。

图3是示意图，其示出了作为图1A至图1C所示的电阻元件的变型的示例性电阻元件。

图4是示意图，其示出了作为图1A至图1C所示的电阻元件的变型的示例性电阻元件。

图5A和图5B是示意图，其示出了包括在电阻元件中的两个不同金属层和通孔阵列的部分的示例性顶视图。

图6是示意图，其示出了不同类型的感测电阻器的性能。

图7A是曲线图，其示出了负载中的所感测的电流与时间的关系。

图7B示出了在与图7A所示相同的时间范围内电阻元件的电阻/温度与时间的关系。

图8是包括电阻元件的电路。

图9是电路，该电路被配置为经由电阻元件感测流到线性谐振致动器(LRA)负载的电流。

具体实施方式

可主要使用通孔与连接通孔的金属层来限定电阻元件，因为通孔在温度变化(例如，因自发热引起的温度变化)和/或电压变化(例如，较大电压信号变化)的情况下具有稳健特性(例如，相对稳定或恒定的电阻率)。具体地讲，可主要使用通孔及连接金属层的一些部分限定电阻元件，因为通孔可具有低电压系数(例如，电阻的电压系数VC (ppm/V))和/或温度系数(例如，电阻的温度系数TC(1/K))以降低(例如，最小化)例如响应于温度和/或电压变化的信号失真，从而使电阻元件对于例如响应于温度和/或电压变化的信号失真具有稳健性。因此，电阻元件可用于这样的应用，其中电阻元件的特性响应于温度和/或电压而变化将是不可取的。作为具体示例，本文所述的电阻元件可用作电流感测电阻器，其中在不使用数字和/或模拟电路校正测量失真的情况下可预测的测量是可取的。

图1A是示意图，其示出了包括在半导体器件10(例如，半导体管芯)中的电阻元件 100的侧剖视图。如图1A所示，电阻元件100可包括在半导体器件10的金属层部分11中。半导体器件10的金属层部分11可设置在半导体衬底12上。半导体衬底12可包括一个或多个半导体器件(例如，晶体管、金属氧化物半导体场效应晶体管(MOSFET)、双极性结型晶体管(BJT)、沟槽MOSFET、二极管、集成电路等)。在一些实施方式中，半导体衬底 12可包括一个或多个外延层、各种导电类型(例如，P型、N型)的掺杂区域等等。

金属层部分11可包括多个金属层、通孔等等，它们可充当半导体器件10内的导电布线(例如，信号布线)。电介质(例如，电介质部分)可包括在金属层部分11中，作为例如金属层部分11的导电布线的元件之间的绝缘体。

可使用金属层部分11中包括的多个金属层和通孔中的两者或更多者来限定图1A所示的电阻元件100。换句话讲，可使用金属层部分11内的导电布线来限定电阻元件100。可使用导电布线材料(诸如通孔)来限定电阻元件100，这些导电布线材料在温度变化(例如，因自发热引起的温度变化)和/或电压变化(例如，较大电压信号变化)的情况下具有稳健特性(例如，相对稳定或恒定的电阻率)。作为具体示例，可主要使用通孔中的钨 (与来自连接通孔的金属层的相对较少铝)来限定电阻元件100，使得电阻元件100具有可取的温度特性。因此，电阻元件100可为基于钨的电阻器。

由于使用导电布线(例如，通孔)来限定电阻元件100，因此电阻元件100可充当在温度变化和/或电压变化的情况下具有稳健特性的电阻器元件。使用导电布线(例如，通孔及金属层的一些部分)来限定电阻元件100，该导电布线可具有低电压系数(例如，电阻的电压系数VC(ppm/V))和/或温度系数(例如，电阻的温度系数TC(1/K))以降低 (例如，最小化)例如不可取的电阻元件特性或响应性(例如，信号失真)。电阻元件 100可为片上感测元件，该片上感测元件用于提供例如高质量负载电流测量，无需对因温度和/或电压引起的变化进行数字和/或模拟后端校正，同时最小化管芯面积。具体地讲，可主要使用通孔与连接通孔的金属层(在金属层部分11内)来限定电阻元件100，因为通孔具有响应于温度和/或电压变化的更恒定(例如，更平坦)的特性。因此，电阻元件 100可优于例如自对准硅化的多晶硅和/或基于铝的电阻器，后者可具有相对较大的电压和/或温度系数。自对准硅化的多晶硅和/或基于铝的电阻器的使用在一些应用中可导致例如响应于电压和/或温度变化而测量失真、电路行为变化等等。相比之下，即使在电压和/ 或温度变化的情况下，本文所述的电阻元件100在电路应用中也可具有稳定(例如，可预测)的行为，从而消除了数字和/或模拟电路校正电阻元件行为的需要。

图1B中示出了电阻元件100的更详细剖视图，并且图1C中示出了电阻元件100的更详细顶视图(或平面图)。如图1B所示，电阻元件100包括金属层110(包括区段110A和 110B)和金属层130(包括区段130A和130B)。电阻元件100包括通孔120(包括通孔 120A至120C)。金属层110,130的区段可称为金属区段(例如，金属区段110A)。该示例性电阻元件100中的每个通孔120(例如，顶表面、底表面)与金属层110,130的至少一个区段接触(例如，耦接(例如，设置)到、导电耦接到、直接耦接到所述至少一个区段)。

电阻元件100提供电阻路径190，该电阻路径由金属层110的区段、通孔120和金属层 130的区段限定。金属层110的区段、通孔120和金属层130的区段限定蛇形结构(例如，蛇形横截面形状、蛇形图案、竖直蛇形)。换句话讲，电阻路径190限定如图1B所示的蛇形图案，其在竖直方向V(与半导体管芯10沿着其对准的平面正交)上蜿蜒。具体地讲，由金属区段110A、通孔120A、金属区段130A、通孔120B、金属区段110B、通孔120C、金属区段130B(按顺序或按倒序)限定电阻路径190。如图1B所示，电阻路径穿过通孔 120在金属层110(例如，第一金属层)的区段与金属层120(例如，第二金属层)的区段之间交替以限定横截面蛇形结构。换句话讲，通孔120耦接在(例如，导电耦接在)与金属层130的区段交替的金属层110的区段之间。

在该示例性电阻元件100中，电阻路径190可限定在金属区段110A与金属区段130B之间。金属区段110A,130B可充当电阻元件100的端子(例如，分别为端子T1,T2)。因此，电阻路径190可限定在端子之间，这些端子在该示例性实施方式中是金属区段110A, 130B。在一些实施方式中，多种元件或特征(其中一些未示出)可充当电阻元件(例如，电阻元件100)的端子(也可称为端子元件)。例如，通孔、导电垫或触点、金属区段等可充当电阻元件的端子元件。电阻路径可穿过金属层和通孔限定在端子元件之间。在一些实施方式中，电阻路径可包括一个或多个端子元件。

电介质140(例如，一个或多个电介质部分)可包括在金属层110的区段、通孔120和金属层130的区段之间或周围。作为具体示例，电介质140的一部分可设置在金属区段110A,110B(例如，一对金属区段110A,110B)之间。电介质140的一部分也可设置在通孔120A,120B之间。

在一些实施方式中，大部分电阻路径190(例如，大部分距离(例如，直线距离)、大部分体积)可由通孔120限定。例如，在一些实施方式中，电阻路径190的超过50％距离(或体积)可由通孔120限定。在一些实施方式中，电阻路径190的超过80％(例如， 90％、96％)距离(或体积)可由通孔120限定。由于金属层110,130可各自具有大于每个通孔120的温度系数的温度系数，因此超过一半的电阻元件100(和/或电阻路径190) 可由具有小于金属层110,130的温度系数的温度系数的材料制成。

虽然未必在图1B中示出，但在一些实施方式中，通孔之间(沿着通孔之间的金属区段)(例如，沿着通孔120B,120C之间的金属区段110B)的距离A1(例如，水平距离) 可短于沿着通孔(例如，通孔120B,120C)的距离A2(例如，竖直距离)。换句话讲，距离A2(通孔的高度)可大于距离A1(通孔之间或沿着通孔之间的金属区段的距离)。在一些实施方式中，距离A2可为距离A1的两倍以上。

由于电阻路径190的相对较大部分可由通孔120限定，因此通孔120的材料可主要限定电阻元件100的特性。在一些实施方式中，通孔120可由诸如钨的导电材料(例如，导电布线材料)制成，这种导电材料可具有温度特性可取的电阻器的性质(例如，响应于温度的相对较低性质变化)。

在一些实施方式中可由沿着电阻路径190的距离限定沿着电阻路径190的电阻元件100 的电阻。具体地讲，可由穿过金属区段110,130的直线距离(例如，穿过金属区段110B的距离A1)与穿过通孔120的直线距离(例如，穿过通孔120B的距离A2)的组合(例如，总和)限定电阻路径190的电阻。例如，通过增加穿过通孔120的高度(和直线距离)，可增加沿着电阻路径190的电阻元件100的电阻。当通孔120的高度(例如，距离A2)大于穿过金属层110,130的距离(例如，距离A1)时，电阻元件100的总体行为可更像通孔 120(具有通孔120的温度和电压系数)，而不像金属层110,130。

在图1A至图1C所示的示意图中，电阻元件100的通孔120由单个通孔表示。然而，在一些实施方式中，通孔120中的一者或多者可为或可包括通孔(例如，两个或更多个通孔、至少4个通孔等)的阵列(也可称为通孔阵列)。在一些实施方式中，通孔阵列可包括在电阻元件100中，使得电阻元件100的载流容量(例如，电流密度容量)可处于可取的水平(例如，可增加到超过单个通孔上的水平)。在一些实施方式中，可由金属层110, 130的横截面积(例如，宽度、高度)以及沿着金属层110,130的区段之间的每个竖直连接的通孔120的横截面积(例如，数量)限定沿着电阻路径190的电阻元件100的载流容量。例如，通过增加通孔120(在金属层110,120的区段之间的每个竖直结处)的数量和/ 或增加金属层110,120(沿着每个金属区段)的宽度，可增加沿着电阻路径190的电阻元件100的载流容量。

在一些实施方式中，单独通孔可具有大于0.2mA/通孔(例如，0.3mA/通孔、0.5mA/ 通孔)的电流容量。在一些实施方式中，单独通孔或通孔阵列可具有0.1mΩ至10mΩ之间 (例如，1.8mΩ、2.2mΩ)的电阻值。

在一些实施方式中，可基于目标电流处理容量和/或预期负载(例如，最大预期负载)来限定电阻元件的电阻路径(例如，电阻元件100的电阻路径190)内的通孔阵列中的通孔数量。在一些实施方式中，可基于电阻元件的目标总电阻来配置沿着电阻元件的电阻路径(例如，电阻元件100的电阻路径190)串联的通孔的数量。在至少例如图2A、图2B、图5A和图5B中示出了包括通孔阵列的电阻元件的示例。

在一些实施方式中，包括在电阻元件中的通孔的数量可大于包括在电阻元件中的金属区段的数量(例如，显著大于后者，是后者的两倍，是后者的五倍，是后者的10倍)。例如，如果通孔120各自是或包括通孔阵列，则通孔120的总数可大于包括在金属层110, 130中的区段的总数。因此，电阻元件100可为例如竖直电阻器(例如，竖直电流感测电阻器)的物理实现，其减小了管芯面积和金属层数量(由于相对于金属层面积的通孔数量)，同时提供了改善的电流处理能力。

在一些实施方式中，可限定电阻元件100，使得电阻元件比例如铝和/或自对准硅化的多晶硅片上电阻器有利，这是由于电阻元件100的更低的温度系数、等效面积中更高的电流处理能力(从平面图视角)和/或等效面积中更高的电阻(从平面图视角)。在一些实施方式中，电阻元件100的架构可将管芯面积减小到仅使用金属时的面积的不到一半。电阻元件100在一些实施方式中可改善电流密度容量，使得自发热影响被稀释和/或半导体器件10的寿命可延长。

如图1B所示，金属层110的区段沿着平面P1对准(或与平面P1相交)，并且金属层 130的区段沿着平面P3对准(或与平面P3相交)。因此，金属层110设置在与金属层130平行的平面内。每个通孔120也沿着平面P2对准(或与平面P2相交)。另外，金属层110,130 的区段之间的电介质部分在与金属层110,130相关联的相应平面内对准。

如上所述，通孔120中的一者或多者可由诸如钨的材料制成，这种材料具有比例如铝或另一种金属更小(例如，是后者的三分之一)的温度系数。在一些实施方式中，通孔 120中的一者或多者可由包括钨的导电合金(例如，金属合金)制成。在一些实施方式中，通孔120中的一者或多者可包括诸如铝的导电材料。在一些实施方式中，通孔120中的一者或多者可由温度系数低于诸如铝的金属的材料制成。金属层110,130中的一者或多者可由诸如铝、铜、金属合金等等材料制成，或可包括这种材料。

在一些实施方式中，电阻元件100的端子中的一者或多者可耦接到一个或多个半导体器件，诸如包括在半导体衬底12中的晶体管(例如，集成电路)。在一些实施方式中，电阻元件的端子中的一者或多者可耦接到一个或多个接触垫(例如，与金属层部分11相关联(例如，耦接)的接触垫)，这些接触垫可用于将半导体器件10耦接到外部部件(例如，引线框)或线(例如，焊线)。

作为一个示例性实施方式，电阻元件100可包括在半导体器件(例如，电池充电器、触觉电机驱动器、负载驱动器、音频驱动器)中，诸如在其中测量电阻元件100两端的电压降并计算电流的电流感测元件。为了降低(例如，最小化)失真，使用导电布线材料 (例如，主要是通孔120)限定的电阻元件100可具有电流密度的超低变化(电流密度可引起电阻元件100的自发热)。因此，电阻元件100可具有响应于电流密度所引起的自发热的相对较低性能(例如，特性、电阻率)变化。

如上所述，电阻元件110可为可提供输出(例如，音频输出)的高质量测量的片上感测元件，该高质量测量已降低了因电压系数和/或自发热引起的失真。当测量信号(例如，大信号)时，半导体器件10可趋于在例如信号的峰/谷处升温，并且可在信号的过零点处冷却。在高达大约1千赫(kHz)的频率下自发热可尤其成问题，这是意想不到的现象。将结合至少图7A和图7B来描述与该现象相关的更多细节。因此，如果半导体器件10 包括具有相对较大温度系数的感测元件，则感测元件将提供响应于自发热而失真的测量。相比之下，电阻元件100对于此类失真问题可具有稳健性，因为电阻元件100包含 (例如，使用)具有低电压和温度系数的布线材料以降低(例如，最小化)大信号失真。

在一些实施方式中，电阻元件100可具有响应于负载电流(其引起温度升高)的更理想(和线性)电阻行为，无需因片上电阻器的典型非理想行为而进行补偿。这可与已知的应用形成对比，在已知的应用中，使用非线性片上感测电阻器测量负载电流可需要对随温度变化的变化进行补偿。

图2A和图2B是示意图，其示出了作为图1A至图1C所示的电阻元件100的变型的示例性电阻元件200。图2A示出了电阻元件200的侧剖视图，并且图2B示出了电阻元件200的平面图(或顶视图)。由于电阻元件200是电阻元件100的变型，因此并不会结合电阻元件 200再次描述与电阻元件100相关联的所有特征(可包括的所有特征)。电阻元件200还可包括任何本文所述电阻元件中包括的任何特征。

如图2A和图2B所示，电阻元件200包括沿着电阻路径290的通孔220的阵列(例如，通孔阵列220A至220E)。电阻路径290还包括金属区段210A、210B、230A和230B。通孔阵列220B至220D各包括四个通孔(在图2B的平面图中观察时在二维中)，并且通孔阵列 220A,220E各包括两个通孔。在一些实施方式中，比图2A、图2B所示更多的通孔可包括在通孔阵列220中的一者或多者中。

在该实施方式中，通孔阵列220A,220E可充当电阻元件200的端子。通孔阵列220A, 220E各自可包括在电阻路径290中。

图2C至图2E示出了图2A和图2B所示的电阻元件200的变型。在该实施方式中，电阻元件200的至少一部分(例如，金属区段210B)沿着与竖直方向V正交的水平方向H(不与金属区段210A对准)移位。图2D是从图2C所示的电阻元件200上方观察的，并且图2E 是从图2C所示的电阻元件200下方观察的。电阻元件200的该变型还可包括任何本文所述电阻元件中包括的任何特征。在需要将电阻元件200布线在特征的周围的一些实施方式中，图2C至图2E所示的示例可为有利的。金属层210,230可被配置为避免例如电流拥挤 (例如，通过限定沿对角线形成的金属部分)。

图3是示意图，其示出了作为图1A至图1C所示的电阻元件100的变型的示例性电阻元件300。图3示出了电阻元件300的侧剖视图。由于电阻元件300是电阻元件100的变型，因此并不会结合电阻元件300再次描述与电阻元件100相关联的所有特征(可包括的所有特征)。电阻元件300还可包括任何本文所述电阻元件中包括的任何特征。

如图3所示，电阻元件300包括三个金属层(例如，三级金属层)，包括金属层310、金属层330和金属层350。电阻元件300包括设置在金属层310,330,350之间的两级通孔层 (通孔层320,340)。由电阻元件300的结构限定的电阻路径390穿越金属层310,330,350 和通孔层320,340。

如图3所示，通孔阵列320B和340B竖直地堆叠(且其间设置有金属区段330B)。这可为有利的，因为金属区段的穿越(例如，横向穿越)可得以减少(例如，避免)并且电阻元件300的电阻可在竖直方向上沿着竖直取向的通孔集中。因此，在一些实施方式中，电阻元件可包括两个或更多个堆叠的(例如，竖直堆叠的)通孔(例如，通孔阵列)，且在堆叠的通孔对(例如，通孔阵列)之间设置有金属区段。在一些实施方式中，电阻元件可包括许多(或仅仅)堆叠的通孔对。

在一些实施方式中，电阻元件可包括超过三个金属层。在一些实施方式中，由电阻元件限定的电阻路径可以以如例如图1A至图1C所示的规则(或重复)蛇形图案穿越三个或更多个金属层。由电阻元件限定的电阻路径可在水平和/或竖直方向上以规则图案穿越三个或更多个金属层。在一些实施方式中，由电阻元件限定的电阻路径可以以不规则蛇形图案(以蛇形结构)穿越三个或更多个金属层。由电阻元件限定的电阻路径可在水平和/或竖直方向上以不规则图案穿越三个或更多个金属层。

例如，由电阻元件限定的电阻路径可沿着第一部分在第一对金属层与通孔之间交替，并且可沿着第二部分穿越三个或更多个金属层和通孔。作为另一个示例，由电阻元件限定的电阻路径可沿着第一部分在第一对金属层与通孔之间交替，沿着第二部分穿越三个或更多个金属层和通孔，并且沿着第三部分在第二对金属层与通孔之间交替。

图4是示意图，其示出了作为图1A至图1C所示的电阻元件100的变型的示例性电阻元件400。图4示出了电阻元件400的侧剖视图。由于电阻元件400是电阻元件100的变型，因此并不会结合电阻元件400再次描述与电阻元件100相关联的所有特征(可包括的所有特征)。电阻元件300还可包括任何本文所述电阻元件中包括的任何特征。

如图4所示，电阻元件400包括在半导体器件40的一部分中，该半导体器件包括五(5) 个金属层(M1至M5)。金属层包括在金属层部分41中，并且金属层部分41设置在半导体衬底42上。

电阻元件400主要包括两个金属层(金属层M3和金属层M4)，并且设置在金属层M2 与金属层M5之间。金属层M3包括至少金属区段M3A至M3E，并且金属层M4包括至少金属层M4A至M4F。至少通孔阵列40B至40K耦接(例如，设置)在金属层M3与M4之间。通孔阵列460耦接在金属层M1与M2之间。在该实施方式中，通孔阵列40A将电阻元件400 的本体电耦接到金属层M5和接触垫410(例如，输出垫)。通孔阵列40L将电阻元件400的本体电耦接到金属层M2(并潜在地耦接到包括在半导体衬底42中的半导体器件)。

在一些实施方式中，半导体器件40的该部分或其变型可包括在多种器件中。例如，图4所示的半导体器件40的该部分可耦接在半桥器件的低端驱动器(未示出)与半桥器件的高端驱动器(未示出)之间。在一些实施方式中，作为一个示例，金属区段M4F(或另一个金属区段)可为通往转换器(未示出)的感测点或节点。

在一些实施方式中，金属层M1至M3可具有例如大约3至之间(例如，)的金属竖直厚度以及金属层之间大约6至(例如，8.5kA)的竖直间距。在一些实施方式中，金属层M4可具有例如大约8至之间(例如，)的金属竖直厚度以及离下部金属层大约8至(例如，10.0kA)的竖直间距。在一些实施方式中，金属层M4可具有金属层之间大约3至(例如，)的横向间距。在一些实施方式中，金属层M5 可具有例如大约25至(例如，)的金属竖直厚度。

在该实施方式中，电阻元件400可被定标为具有大约150mΩ的电阻。在一些实施方式中，电阻可大于150mΩ或小于150mΩ。如图4所示，电阻元件400可具有电阻路径490。

图5A和图5B是示意图，其示出了包括在电阻元件中的两个不同金属层和通孔阵列的部分的示例性顶视图。图5A示出了包括金属区段530A和530B的下部金属层(例如，金属层M3)的顶视图，并且图5B示出了包括金属区段540A和540B的上部金属层(例如，金属层M4)的顶视图。图5A所示的通孔阵列520A至520C与图5B所示的通孔阵列520A至 520C相对应。

如图5A和图5B所示，下部金属层的金属区段520A,520B之间的间距小于上部金属层的金属区段540A,540B之间的间距。当下部金属层的厚度(例如，竖直厚度)在该实施方式中小于上部金属层的厚度时，该间距不同。这些间距差异可防止在制造期间金属层的各区段之间的短接。

图6是示意图，其示出了不同类型的感测电阻器的性能。图6示出了沿着Y轴的噪声 (dB)(例如，失真、总谐波失真(THD)和/或噪声)以及沿着X轴的信号(dB)(例如，全标度输出信号)。该曲线图示出了基于自发热效应(例如，温度系数效应)以及基于在负载电流内得出的交流(AC)和直流(DC)试验结果的一阶和二阶电压系数。

图6中示出了理想感测电阻器的响应，并且本文所述的电阻元件(被示出为通孔阵列感测电阻器)的响应被示出为比金属感测电阻器或硅化的多晶硅电阻器更密切地遵循理想感测电阻器。通孔阵列感测电阻器的总温度系数的减小可产生例如信噪比(SNR)方面大约9dB的性能改善。

图7A是曲线图，其示出了负载电流(A)与时间(ms)的关系。图7B示出了在与图7A所示相同的时间范围内电阻元件的电阻(mΩ)与时间(ms)的关系。如图7A和图7B所示，电阻在所感测的电流的峰和谷处以意想不到的方式增加。电阻也会因感测电阻器的温度系数而波动。

图8是包括电阻元件800的电路801。电路801包括电池810(例如，DC电池源)、系统负载820和电源840。在该实施方式中，电路810可被配置为感测充电/放电电池电流以进行电量计量。

图9是电路901，该电路被配置为经由电阻元件900感测流到线性谐振致动器(LRA)负载的电流。所感测的电流可用于计算温度。在该实施方式中，电路801包括放大器AC源 920和LRA负载930。

在一些实施方式中，本文所述的电阻元件可用于低THD为可取的扬声器感测应用中。使用本文所述的电阻元件实现电流感测THD可产生相对较低的管芯成本和/或较小的电路板面积。在一些实施方式中，电阻元件可消除对外部感测电阻器的需要。

在一个通常方面，装置可包括第一端子、第二端子以及在第一端子与第二端子之间延伸的电阻元件。电阻元件可包括与第一金属层的第一区段和第二金属层的第一区段接触的第一通孔、与第二金属层的第一区段和第一金属层的第二区段接触的第二通孔以及与第一金属层的第二区段和第二金属层的第二区段接触的第三通孔。

在一些实施方式中，第一金属层的第一区段和第一金属层的第二区段在相同平面内对准，并且第一金属层的第一区段与第二金属层的第二区段在该平面内由电介质电绝缘。在一些实施方式中，超过一半的电阻元件由具有的温度系数小于第一金属层或第二金属层的温度系数的材料制成。在一些实施方式中，第一金属层设置在与第二金属层平行的平面内。在一些实施方式中，第一通孔、第二通孔和第三通孔与平面相交。

在一些实施方式中，电阻元件限定具有蛇形横截面形状的电阻路径。在一些实施方式中，电阻元件包括在负载驱动器内的电流感测电阻器中。在一些实施方式中，超过 80％的电阻元件由钨制成。在一些实施方式中，第一通孔包括钨材料或铝材料。在一些实施方式中，第一通孔是包括超过4个通孔的通孔阵列。

在另一个通常方面，装置可包括第一端子、第二端子以及在第一端子与第二端子之间延伸的电阻元件，该电阻元件限定电阻路径，该电阻路径穿过多个通孔阵列在第一金属层的区段与第二金属层的区段之间交替，所述多个通孔阵列设置在第一金属层的区段与第二金属层的区段之间。

在一些实施方式中，穿过所述多个通孔阵列在第一金属层的区段与第二金属层的区段之间交替的电阻路径具有限定蛇形结构的横截面。在一些实施方式中，蛇形结构至少部分地由电介质限定，该电介质设置在第一金属层的每对区段之间以及第二金属层的每对区段之间。

在一些实施方式中，电阻路径按顺序包括来自第一金属层的区段中的第一区段、来自所述多个通孔阵列中的第一通孔阵列、来自第二金属层的区段中的第一区段、来自所述多个通孔阵列中的第二通孔阵列、来自第一金属层的区段中的第二区段、来自所述多个通孔阵列中的第三通孔阵列以及来自第二金属层的区段中的第二区段。在一些实施方式中，第一金属层的区段设置在与第二金属层的区段平行的平面内。在一些实施方式中，超过90％的电阻元件由钨制成。

在另一个通常方面，装置可包括第一端子、第二端子以及在第一端子与第二端子之间延伸的电阻元件。电阻元件可包括第一金属层的多个区段、第二金属层的多个区段以及多个通孔，所述多个通孔包括耦接在与第二金属层的所述多个区段中的区段交替的第一金属层的所述多个区段中的区段之间的通孔阵列。

在一些实施方式中，包括耦接在交替的第一金属层的所述多个区段中的区段与第二金属层的所述多个区段中的区段之间的通孔阵列的所述多个通孔限定蛇形结构。在一些实施方式中，所述多个通孔设置在第一金属层与第二金属层之间，该电阻元件还包括第二多个通孔和第三金属层。在一些实施方式中，第一端子电耦接到集成电路。

还应当理解，当元件诸如晶体管或电阻器被提及在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦接到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。虽然在整个详细描述中可能不会通篇使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件可以此类方式提及。本申请的权利要求(如果包括的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。

如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…以下、在…之下等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…之上和在…之下的相对术语可分别包括竖直地在…之上和竖直地在…之下。在一些实施方式中，术语邻近可包括横向邻近或水平邻近。

本文所述的各种技术的实施方式可在数字电子电路中、计算机硬件、固件、软件中或它们的组合中实现(例如，包括在其中)。方法的部分也可通过专用逻辑电路例如 FPGA(现场可编程门阵列)或ASIC(专用集成电路)进行，并且装置可实现为该专用逻辑电路。

可在计算系统中实现实施方式，该计算系统包括工业电机驱动器、太阳能逆变器、镇流器、通用半桥拓扑、辅助和/或牵引电机逆变器驱动器、开关模式电源、车载充电器、不间断电源(UPS)、后端部件(例如，作为数据服务器)，或者包括中间件部件(例如，应用服务器)，或者包括前端部件(例如，具有用户可通过其与实施方式进行交互的图形用户界面或Web浏览器的客户端计算机)，或者包括此类后端、中间件或前端部件的任何组合。

一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)等等。

虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式可包括所描述的不同实施方式的功能、部件和/ 或特征的各种组合和/或子组合。