1.一种半导体装置，其特征在于具备：
第1芯片，具有基板、设置在所述基板的上方的第1插塞、及设置在所述第1插塞上的第1焊垫；及
第2芯片，具有第2插塞、及设置在所述第2插塞下的第2焊垫；
所述第2芯片具备：
电极层，和所述第2插塞电连接；
电荷蓄积层，在所述电极层的侧面介隔第1绝缘膜而设置；以及
半导体层，在所述电荷蓄积层的侧面介隔第2绝缘膜而设置；且
所述第1焊垫与所述第2焊垫接合；
所述第1及第2插塞是以在和所述基板的表面垂直的第1方向上，所述第1插塞和所述第2插塞至少一部分不相互重叠的方式配置。
2.根据权利要求1所述的半导体装置，其特征在于所述第1插塞的厚度为所述第1焊垫的厚度的2倍以上，所述第2插塞的厚度为所述第2焊垫的厚度的2倍以上。
3.根据权利要求1或2所述的半导体装置，其特征在于还具备：
第1配线，在设置在所述第1插塞下的第1配线层内延伸，且和所述第1插塞电连接；及
第2配线，在设置在所述第2插塞上的第2配线层内延伸，且和所述第2插塞电连接。
4.根据权利要求3所述的半导体装置，其特征在于还具备第3插塞，该第3插塞设置在所述第2焊垫上，且以和在所述第2配线层内延伸的各配线非接触的方式配置。
5.根据权利要求4所述的半导体装置，其特征在于所述第1及第3插塞是以在所述第1方向上，所述第1插塞和所述第3插塞至少一部分不相互重叠的方式配置。
6.根据权利要求3所述的半导体装置，其特征在于还具备第4插塞，该第4插塞设置在所述第1焊垫下，且以和在所述第1配线层内延伸的各配线非接触的方式配置。
7.根据权利要求6所述的半导体装置，其特征在于所述第2及第4插塞是以在所述第1方向上，所述第2插塞和所述第4插塞至少一部分不相互重叠的方式配置。
8.根据权利要求1或2所述的半导体装置，其特征在于所述第1及第2焊垫含有铜或镍。
9.根据权利要求1或2所述的半导体装置，其特征在于所述第1焊垫和所述第2焊垫是经由从所述第1焊垫的上表面突出的第1突出部及/或从所述第2焊垫的下表面突出的第2突出部而相互电连接。
10.根据权利要求1或2所述的半导体装置，其特征在于所述第1插塞和设置在所述第1插塞的下方的晶体管电连接。