用于半导体结构的支撑件的制作方法

本发明涉及用于半导体结构的支撑件。

背景技术：

集成器件通常形成在衬底上，该衬底主要用于在制造集成器件期间支撑该集成器件。然而，这些器件的集成程度和预期性能的提高导致它们的性能和上面形成有这些集成器件的衬底的性质越来越紧密的耦合起来。对于处理频率介于约3khz至300ghz之间的信号(所述信号具体用于电信领域(电话、wi-fi、蓝牙等))的rf装置尤其如此。

通过器件/衬底耦合的示例，由传播通过集成器件的高频信号产生的电磁场穿透进入衬底的主体(bulk)并与在该处发现的任何电荷载流子相互作用。这导致消耗信号的一些功率的耦合损耗，并且可能导致部件之间的串扰(crosstalk)。

根据耦合的第二示例，衬底电荷载流子可能产生不期望的谐波，所述谐波可能干扰传播通过集成器件的信号并使器件质量劣化。

当所采用的衬底在支撑件与有用层(在该有用层上或该有用层中形成集成器件)之间包括埋设的绝缘层时，这些影响尤其可观察到。在绝缘层中俘获的电荷导致互补符号的电荷在该绝缘层下累积，从而在支撑件中形成导电平面。在该导电平面中，移动电荷易于与由有用层的成分产生的电磁场强烈地相互作用。

为了防止或限制这种影响，已知在埋设的绝缘层与支撑件之间、在绝缘层正下方插入电荷俘获层(例如，1微米至5微米的多晶硅层)。形成多晶的晶粒的边界然后形成电荷陷阱，俘获的电荷载流子可能源自俘获层本身或来自下方的支撑件。因此，防止了在绝缘层下面形成导电平面。这种类型的衬底的制造例如在文献fr2860341、fr2933233、fr2953640、us2015115480、us7268060或us6544656中进行了说明。

在存在俘获层的情况下，器件/衬底耦合仍然取决于电磁场与支撑件中的移动电荷之间的相互作用的强度，并因此取决于这些场穿透进入该支撑件的深度。这些电荷的密度和/或迁移率取决于支撑件的电阻率。

当支撑件的电阻率相对较高(因此电荷密度相对较低)(高于1000ohm.cm)时，厚度为1微米至5微米的俘获层可适于限制器件/衬底耦合，即使当电磁场深深地穿透进入支撑件时也是如此。因此保持了信号的完整性，并因此保持了集成到有用层中的器件的射频(rf)性能。

相反，当支撑件的电阻率较低(低于1000ohm.cm)时或者当集成器件的预期性能较高时，将期望能够形成非常厚的俘获层(厚度大于5微米或甚至大于10微米或20微米)，以将电荷移动的区域更深地转移到衬底中，并限制电磁场穿透进入该支撑件的深度。因此可以防止与这些电磁场的相互作用，并且改善了集成到有用层中的器件的性能。

然而，已经观察到，俘获层的厚度增加到超过5微米并不总是导致预期的性能改善，具体是因为该层在易于经受的热处理期间易于再结晶。这些热处理可以与制造衬底本身所需的那些热处理相对应或者与在衬底的有用层中或有用层上制造rf集成器件所需的那些热处理相对应。

为了防止该层的再结晶，文献us9129800设想在结晶支撑件与电荷俘获层之间形成氧化硅层。

根据该文献，在施加热处理之前，该层必须具有相对较低的初始厚度(在0.5nm至10nm之间)，以在施加热处理之后具有低于2nm的最终厚度。

换句话说，必须根据衬底将经受的热预算(thermalbudget)来选择该层的初始厚度，以不对其rf性能产生负面影响。

当在热处理的整个持续期间不存在绝缘层时，俘获层易于部分地或完全地再结晶。因此，较低的晶界密度或这些晶粒的较大尺寸降低了该层的俘获性能。

当绝缘氧化物层的最终厚度大于2nm时，它对支撑件中存在的电荷而言无法穿透。因此，这些电荷仅能够借助隧穿效应穿过绝缘层，并且不能扩散到多晶层中并被俘获在其中。因此，这些电荷累积在支撑件中，并且在绝缘层下面形成导电平面，这对衬底的rf性能具有负面影响。

为这种氧化物选择合适的初始厚度并不简单。具体地，衬底可能经受的热处理在制造衬底之前并不总是已知的，特别是在形成集成器件期间所施加的那些热处理。然而，这些热处理可能例如通过分解(dissolution)影响该二氧化硅绝缘层的质量或厚度。在这方面，已经观察到器件制造中的热处理可以具有高热预算，在氧化物层未选择合适厚度的情况下，这可能对俘获层的质量具有显著影响。因此，这可以是正如为了以下目的的情况下在1200℃进行几分钟的热处理操作：使用埋设的氧化物蠕变技术或在掺杂物活化的热处理操作期间将应变引入有用层的区域中。

因此，在不知道俘获层将在制造衬底以及形成在该衬底上的集成器件的所有步骤的过程中经受的总热预算的情况下，难以实现所引用的现有技术文献的教导。

本发明旨在克服前面提及的缺陷中的所有或一些。

技术实现要素：

为了实现这一目标，本发明的一个主题以其最广泛接受的形式提供了一种用于半导体结构的支撑件，所述支撑件包括：

-基础衬底；

-第一二氧化硅绝缘层，所述第一二氧化硅绝缘层被设置在所述基础衬底上并且具有大于20nm的厚度；

-电荷俘获层，所述电荷俘获层具有高于1000ohm.cm的电阻率以及大于5微米的厚度，并且被设置在第一绝缘层上。

所述第一绝缘层允许形成厚的俘获层，该俘获层表现出优良的电荷俘获性能并且具有低的再结晶可能性。出乎意料的是，本申请的发明人已经观察到，由该绝缘层引起的rf性能降低在很大程度上由厚俘获层带来的益处进行补偿，厚俘获层的形成使这成为可能。

根据本发明的其它有利且非限制性特征，其可以单独实施或以技术上可行的任何组合实施：

·所述俘获层包括多晶硅；

·所述多晶硅富含碳；

·所述多晶硅由尺寸介于10nm至900nm之间的硅晶粒组成；

·所述俘获层包括非晶硅或多孔硅；

·所述俘获层具有大于10微米的厚度；

·所述俘获层由交替的多晶硅层和二氧化硅层形成；

·所述基础衬底具有低于1000ohm.cm或低于500ohm.cm或低于10ohm.cm的电阻率；

·所述基础衬底具有高于1000ohm.cm或高于10kohm.cm的电阻率；

·所述基础衬底由硅、石英、玻璃或蓝宝石制成；

·所述支撑件包括被设置在所述俘获层上的第二绝缘层。

根据另一方面，本发明的主题提供了一种半导体结构，所述半导体结构包括：

-如上所述的支撑件；

-该支撑件上的绝缘层；

-所述绝缘层上的有用层。

所述有用层可以包括至少一个集成器件。

附图说明

本发明的其它特征和优点将根据以下具体实施方式变得显而易见，该具体实施方式参照附图给出，其中：

图1示意性地示出了根据本发明的用于半导体结构的支撑件；

图2示出了包括根据本发明的支撑件的绝缘体上半导体衬底；

图3以曲线图的形式表示在根据本发明的支撑件上进行的实验测量。

具体实施方式

图1示意性地示出了根据本发明的用于半导体结构的支撑件1。支撑件1可以采取例如直径为200mm或300mm或甚至450mm的标准化尺寸的圆形晶圆的形式。然而，本发明绝不限于这些尺寸或这种形状。

因此，在半导体结构是完成或半完成集成器件的情况下，支撑件1将采取矩形或正方形纵截面的材料块的形式，该纵截面的尺寸(从几毫米到几厘米)与集成器件的尺寸对应。

支撑件1包括基础衬底3，该基础衬底的厚度通常为几百微米。优选地且特别是在支撑件1意在接纳预期rf性能高的半导体结构时，基础衬底具有高于1000欧姆.厘米并且甚至更优选地高于3000欧姆.厘米的高电阻率。由此，限制了易于在基础衬底中移动的电荷(即，空穴或电子)的密度。然而，本发明不限于具有这种电阻率的基础衬底，并且在基础衬底具有约几百欧姆.厘米(例如，低于1000ohm.cm或低于500ohm.cm或低于10ohm.cm)的更平常的电阻率时还提供了rf性能方面的优点。

出于可用性和成本的原因，基础衬底3优选地由单晶硅制成。它例如可以是含有少量间隙氧(interstitialoxygen)的cz衬底，众所周知，这种类型的衬底可以具有高于1000ohm.cm的电阻率。基础衬底另选地可以由另一种材料形成：它例如可以由蓝宝石、玻璃、石英、碳化硅等形成。

支撑件1还包括第一二氧化硅绝缘层2a，该第一二氧化硅绝缘层2a被设置在基础衬底3上并与其直接接触。第一绝缘层2a具有大于20nm的厚度，例如介于20纳米至20微米之间。它可以通过氧化基础衬底3或通过沉积在该衬底上获得。为了限制形成第一绝缘层所需的时间和成本，可以将它的厚度选择成介于100nm至200nm之间(例如，145nm)。

在20nm的厚度以上，即使对于高热预算，第一绝缘层也随温度稳定。特别是可以将它暴露于高于或者等于1200℃的温度达数小时的持续时间而不会损坏(例如，分解)。

支撑件1还包括被设置在第一绝缘层2a上并与其直接接触的俘获层2。俘获层2具有高于1000ohm.cm的电阻率，优选地高于10kohm.cm。如上面在本申请的介绍中详细提到的，俘获层的功能是俘获支撑件1中存在的任何电荷载流子并限制它们的迁移率。当支撑件1被设置有如下半导体结构时尤其如此：该半导体结构发射电磁场，该电磁场穿透进入支撑件并因此易于与这些电荷相互作用并使它们移动。

俘获层2通常可以由具有结构缺陷(例如，位错、晶界、非晶区、间隙、夹杂物、孔隙等)的非晶半导体层形成。结构缺陷形成针对流过材料的任何电荷的陷阱，例如在不完整或悬空化学键(danglingchemicalbond)的位置处。因此在俘获层中防止了传导，进而表现出高电阻率。由于俘获层不与支撑件直接接触，而是与非晶绝缘层直接接触，因此即使支撑件经受非常高的热处理，也可以保留该层的俘获性质。结构缺陷不太可能经受再结晶。

出于与上述可用性和成本相同的原因，俘获层2优选由多晶硅制成。然而，它可以由另一种多晶半导体材料形成或包括另一种多晶半导体材料。可选地，俘获层2可以由非晶硅或多孔硅形成或者包括非晶硅或多孔硅。

还可以设想将至少一个中间层(例如，碳层或由碳-硅合金构成的层)插入到俘获层2中。中间层还可以包括氧化硅或氮化硅，或者由氧化硅或氮化硅形成。在这种情况下，俘获层2然后由交替的多晶硅层(或另一种材料，或非晶或多孔材料)和不同性质(二氧化硅或氮化硅、碳等)的中间层形成。

在任何情况下，俘获层2具有高于1000欧姆.厘米的高电阻率。为此，俘获层2不是有意掺杂的，即，俘获层2的电荷载流子掺杂浓度低于10e14个原子每立方厘米。俘获层2可以富含氮或碳，以改善其电阻率特性。

在设置有第一绝缘层2a的基础衬底3上制造俘获层2是特别简单的并且可以使用工业标准沉积设备实现。因此，该制造可以涉及rpcvd(远程等离子体增强化学气相沉积)或pecvd(等离子体增强化学气相沉积)。该制造还可以涉及lpcvd(低压化学气相沉积)。

出乎意料的是，本申请的发明人已经观察到，基于由尺寸通常介于10nm至900nm之间的晶粒形成、制造于第一绝缘层2a上且厚度大于20nm的多晶硅的俘获层2特别适合有效的电荷俘获。此外，这些晶粒的尺寸在俘获层2的整个厚度内是相对恒定的，即使俘获层2的厚度很大时也是这样。在俘获层2暴露于热预算(甚至暴露于高热预算)之后，也可以保留这些性质。

已经观察到晶粒尺寸以两种方式直接影响支撑件的rf性能。首先，较大的晶粒导致材料中较低的晶界密度。由于这些边界形成电荷俘获的主要区域，因此陷阱密度降低。

此外，晶粒还形成用于驻留电荷载流子的约束空间。在具有很大尺寸(例如，集成器件尺寸的量级)的晶粒中，如通过器件的角度可见，电荷表现得与在无缺陷材料中一样。

当俘获层2的多晶晶粒具有很大的尺寸时，这两个方面结合起来以降低支撑件的rf性能。

补充研究表明，晶粒的尺寸必须优选地介于100nm(低于该尺寸时，它们的热稳定性不再得到保证，因此存在它们将随温度再结晶的风险)至1000nm(高于该尺寸时，支撑件的rf性能受到影响)之间。

因此，根据本发明的支撑件1可以具有厚的俘获层2，该俘获层2具有大于5微米的厚度，并且可能达到10微米或20微米，该俘获层2包括由晶粒形成的多晶硅材料，所述晶粒的尺寸介于10nm至900nm之间。如上所述，可以设置将一个或多个中间层插入俘获层中以限制每个多晶层的晶粒的尺寸，这趋于随厚度而增加。为了促进小晶粒的形成，因此可以选择将设置在两个中间层之间的多晶层的厚度限制为1微米或更小。

应当注意，所引用的现有技术文献建议不要如本发明所建议的那样在俘获层2与基础衬底3之间放置厚的第一绝缘层2a。具体地，根据该文献，该绝缘体中存在电荷会导致在第一绝缘层2a下方形成由基础衬底3中的互补符号电荷组成的导电平面。该导电平面影响支撑件1的射频性能。

然而，令人惊讶的是，本申请的发明人已经观察到，这种性能损失实际上小于通过形成厚度大于5微米的俘获层2所获得的增益，使得支撑件1的总rf性能总体上由此得到改善。

通过形成厚度大于5微米的俘获层，只有最深地穿透进入基础衬底3的主体的电磁场易于影响衬底中存在的移动电荷。这些场仅构成穿透进入支撑件的场的一小部分，特别是当这些场所源自的信号具有非常高的频率(例如，高于千兆赫兹)时。

第一绝缘层2a下方的电荷累积以及这些电荷与足够深地穿透进入支撑件的电磁场的相互作用导致了rf性能的降低。然而，出乎意料地，这种降低在很大程度上通过与俘获层2的很大厚度(大于5微米)有关的rf性能增加来补偿。

图3的曲线图呈现了申请人准备的一系列实验和模拟的结果。

已经制备了多种具有不同特性并根据本发明的支撑件。这些支撑件包括由硅晶圆构成的基础衬底，该硅晶圆的直径为300mm并且电阻率为17.6k.ohms。基础衬底通过热氧化各设置有厚度为145nm的二氧化硅绝缘层。通过rpcvd在该绝缘层上形成由多晶硅制成的俘获层，该俘获层的厚度为2微米、7微米和16微米。

然后对以这种方式制备的支撑件中的每一个进行表征测量(characterizationmeasurement)(称为二次谐波失真测量)。该测量在900mhz下进行。为此，在每个支撑件上形成二氧化硅层和共面金属线(coplanarmetallicline)。

这种表征测量(其详细说明将在soitec于2015年1月出版的题为“whitepaper-rfsoiwafercharacterisation”的文献以及文献us2015/0168326中找到)由于它非常能够代表将在特征化支撑件上形成的rf集成器件的性能而变得尤其有意义。

图3的曲线图的横坐表示俘获层2的厚度“e”，以微米为单位。纵坐表示二次谐波失真测量结果(用hd2表示)，以dbm为单位。

所进行的六次测量结果由图3的曲线图上的点表示。这些测量点使得可以对具有确定电阻率的基础衬底以及具有确定厚度的多晶硅俘获层的支撑件的二次谐波失真测量的模拟结果进行校准。对于基础衬底的不同电阻率值，模拟测量结果在图3的曲线图中用实线表示。

已经观察到，当多晶硅层的厚度增加时，所有支撑件的rf性能得到改善。更具体地，当俘获层的厚度大于5微米时，性能显著提高。绝缘层的存在不会限制可能达到的性能水平。无论支撑件可以被暴露于何种温度，这些性能水平预计都是稳定的，因为绝缘层可以防止多晶俘获层的再结晶。

回到图1所示的支撑件1的说明，可选地，第二绝缘层4可以被设置在俘获层2上并与俘获层2直接接触，以便于支撑件1与半导体结构的组装。可以通过沉积或通过氧化俘获层2来形成该第二绝缘层4。可以在形成第二绝缘层4之前和/或之后进行抛光步骤，以便改善该组装件的质量。

如上所述，支撑件1用于在俘获层2的一侧上接纳半导体结构。

该结构可以以多种方式形成在支撑件1上，但是有利地，该形成包括将有用层5转移到支撑件的步骤。

众所周知，该转移通常是通过将供体衬底的面接合到支撑件1上来实现的。支撑件1可以或可以不设置有绝缘层4。以相同的方式，供体衬底可以预先设置有另一绝缘层6，该另一绝缘层6与第二绝缘层4具有相同性质或不同性质。它例如可以是氧化硅或氮化硅。因为支撑件的俘获层2借助于绝缘层2a的存在而不易于再结晶，所以组装件可以经受强化的热处理(甚至是具有高热预算的热处理)。强化的热处理可以对应于在1200℃下长达若干小时的热处理，这通常是使两个氧化硅层能够接触的键合进行充分强化所需要的。

在该接合步骤之后，减小供体衬底的厚度，以形成有用层5。该减小步骤可以是机械或化学减薄的步骤。该步骤还可以是例如根据smartcuttm技术的原理的、先前引入到供体衬底中的脆弱区域的断裂水平(fracturelevel)。

可以在厚度减小步骤之后进行用于精加工有用层5的一系列步骤(例如，抛光步骤、在还原或惰性气氛下的热处理以及牺牲氧化)。

当供体衬底是简单的半导体衬底(即不包括集成器件的衬底)时，由此形成绝缘体上半导体衬底，其中，如图3所示，有用层5是包括本发明的支撑件的原始半导体层。然后可以使用该衬底来形成集成器件。

当已经预先处理供体衬底以在其表面上形成集成器件时，在该工艺结束时获得包括这些器件的有用层5。

当然，本发明不限于所描述的实施方式，并且可以在不脱离本发明的例如由权利要求书限定的范围的情况下提出变型实施方式。

表述“半导体结构”无关地是指集成器件，无论后者是否由半导体材料形成。例如，半导体结构可以为通常在由诸如钽酸锂的压电材料制成的层上和层中产生的表面声波型器件或体声波型器件。

表述“半导体结构”还指原始器件材料的层(或多个层)(无论是否基于半导体材料)，并且在其中可以形成集成器件。