LED图像显示装置的制作方法

本专利申请要求法国专利申请fr17/52955的优先权，其通过引用并入本文。

本申请涉及包括发光二极管(led)的发射图像显示装置(例如用于电视、计算机、智能电话、平板电脑等的屏幕)的形成。

背景技术：

在2015年11月26日提交的法国专利申请nr.1561421中已经提供了一种图像显示装置，该图像显示装置包括以阵列形式布置在相同转印基板(transfersubstrate)上的多个基本电子芯片。所述芯片被组装以固定到转印基板，并连接到转印基板的电子连接元件以控制所述电子连接元件。每个芯片包括led和led控制电路的堆叠，并且对应于装置的像素。

希望能够至少部分地改善该类型图像显示装置的某些方面。

技术实现要素：

因此，实施例提供了一种发射显示装置，包括：

转印基板，其包括电连接元件；以及

多个半导体芯片，其固定到所述基板并连接到所述基板的电连接元件以对其进行控制，每个芯片包括：

-至少一个led；

-到所述基板的多个连接端子；以及

-基于晶体管的控制电路，所述控制电路能够根据在到所述基板的所述芯片的连接端子上接收的信号向所述至少一个led施加偏置信号，

其中所述转印基板包括绝缘板，所述基板的电连接元件通过在所述板的表面上印刷第一导电层、接着是绝缘层、然后是第二导电层来形成。所述基板的电连接元件包括：

在所述第一导电层中形成的多个第一导电迹线；

在所述第二导电层中形成的多个第二导电迹线；以及

对于所述装置的每个芯片，分别连接到所述芯片的连接端子的多个电连接区域，所述区域全部形成在所述第二导电层中。

根据一个实施例，所述第一导电迹线基本平行，并且所述第二导电迹线基本正交于所述第一迹线。

根据一个实施例，在所述装置的每个基本芯片中，所述芯片的所述至少一个led形成在基于iii-v半导体的第一基板中，并且所述芯片控制电路形成在基于硅的第二基板中，相邻并电连接到所述第一基板。

根据一个实施例，在每个基本芯片中，芯片的连接端子形成在所述第二基板的与所述第一基板相对的表面的一侧上。

根据一个实施例，每个基本芯片被布置为使得基本芯片的第二基板的与所述第一基板相对的表面面向所述转印基板，以在芯片的连接端子与所述转印基板的电连接区域之间形成直接电连接。

根据一个实施例，对于装置的每个芯片，转印基板包括连接到所述转印基板的第一导电迹线的至少一个电连接区域，以及连接到所述转印基板的第二导电迹线的至少一个电连接区域。

根据一个实施例，每个基本芯片包括与到所述基板第一连接端子，其用于接收用于设置所述芯片的所述至少一个led的信号。

根据一个实施例，每个基本芯片还包括到所述基板的第二连接端子，其用于接收选择信号和/或同步信号。

根据一个实施例，每个基本芯片还包括到基板的第三连接端子和第四连接端子，其用于分别接收所述芯片的高电源电位和低电源电位。

根据一个实施例，每个基本芯片包括多个led，并且所述芯片的第一连接端子用于针对芯片的每个led接收用于设置led的单独的信号，用于设置芯片的不同led的单独的信号在所述第一端子上在时间上复用。

根据一个实施例，在每个基本芯片中，所述芯片控制电路能够对在所述第一端子上接收的信号进行解复用，并且能够将偏置信号施加到芯片的每个led上，所述偏置信号是在所述第一端子上接收的单独的led设置信号的函数。

附图说明

在结合附图对特定实施例的以下非限制性描述中，将详细讨论前述和其他特征和优点，其中：

图1是图像显示装置的一个示例的基本芯片的电路的电路图；

图2是图像显示装置的另一示例的基本芯片的电路的电路图；

图3是根据一个实施例的图像显示装置的一个示例的基本芯片的电路的简化电路图；

图4是示出了图3的基本芯片的操作模式的一个示例的时序图；

图5是根据一个实施例的图像显示装置的另一示例的基本芯片的电路的简化电路图；

图6是根据一个实施例的图像显示装置的另一示例的基本芯片的电路的简化电路图；

图7和图8是示出了图6的基本芯片的操作模式的一个示例的时序图；

图9a、9b、9c分别是根据一个实施例的图像显示装置的基本芯片的一个示例的简化的俯视图、截面图和仰视图；以及

图10是根据一个实施例的图像显示装置的转印基板的一个示例的俯视图。

具体实施方式

在各个附图中，相同的元件已经用相同的附图标记表示，并且各个附图未按比例绘制。为了清楚起见，仅示出并详细描述了对于理解所描述的实施例有用的那些步骤和元件。特别地，没有详细描述所描述的显示装置的基本芯片的制造，基于本公开的教导，这种芯片的制造在本领域技术人员的能力范围内。作为示例，可以根据与上述法国专利申请nr.1561421中描述的方法相同或相似的方法来制造各自包括一个或多个led和基于晶体管的控制电路的所描述的显示装置的基本芯片，所述申请经法律授权通过引用并入本文。在下面的描述中，当提及限定绝对位置的术语时，诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等，或相对位置的术语，例如术语“在……之上”、“在……之下”、“高于”、“低于”等，或限定方向的术语，例如术语“水平”、“垂直”等，其指的是附图的方向。应当理解，实际上所描述的装置可以不同地定向。除非另有说明，否则表述“近似”、“基本上”和“大约”是指在10％以内，优选地在5％以内，或者与角度值或角度方向有关，在10度以内，优选地在5度以内。

图1是上述法国专利申请nr.1561421中所述类型的图像显示装置的基本芯片110的电路的电路图。

芯片110包括led120，优选地是无机led，例如，基于氮化镓或能够形成led的任何其他iii-v半导体。芯片110还包括用于控制led120的有源电路130(例如，基于晶体管的电路)，其能够控制led的发光。

作为示例，首先分别在用于电路130的硅基板的内部和顶部以及在用于led120的例如由蓝宝石制成的合适的生长基板上分别单独形成控制电路130和led120。led120被形成为在其与生长基板相对的表面一侧具有电阳极和阴极触点。控制电路130在硅基板的第一表面的一侧上包括用于与led的阳极和阴极触点相接触的电连接区域，并且在硅基板的与第一表面相对的第二表面一侧上包括连接到用于芯片控制的外部装置的端子。然后通过将与生长基板相对的led的表面接合到电路130的第一表面来固定电路130和led120。然后将包括电路130和led120的芯片转印到转印基板(例如无源转印基板)上，其包括用于电源和芯片控制的电连接元件。在转印期间，将芯片布置成使得芯片的电路130的第二表面面对转印基板，以在芯片外部的连接端子与转印基板的电连接区域之间形成直接电连接。可以在芯片接合到转印基板之前或之后进一步去除生长基板。

在该示例中，芯片110包括到外部vp、vn、vsel和vdata的四个连接端子。为了简化，在本公开中，以与实际端子相同的附图标记来指示施加到芯片连接端子的电信号。端子vp和vn用于分别接收芯片的低电源电位vp(例如，地)和高电源电位vn(即，大于低电源电位)。端子vsel和vdata用于接收芯片控制信号。更特别地，信号vsel是芯片选择信号，并且信号vdata是用于设置芯片的亮度水平的信号。

在图1的示例中，芯片控制电路130包括两个晶体管131和133以及一个电容元件135，例如电容器。在该示例中，晶体管131和133是mos晶体管。更特别地，晶体管131是n沟道mos晶体管，并且晶体管133是p沟道mos晶体管。晶体管131具有连接到端子vdata的第一导电节点(在本示例中为源极或漏极)、连接到芯片的中间节点a1的第二导电节点(在本示例中为漏极或源极)、以及连接到端子vsel的控制节点(在本示例中为栅极)。电容元件135具有连接到节点a1的第一电极和连接到端子vp的第二电极。晶体管133具有连接到端子vp的第一导电节点、连接到led120的阳极的第二导电节点以及连接到节点a1的控制节点。led120的阴极连接到端子vn。

在基本芯片110中，以开关模式(导通或断开)使用晶体管131以允许或不允许更新led亮度设置。晶体管133以线性模式操作以控制注入led的电流的强度。

基本芯片110在像素亮度水平的更新阶段期间的操作如下。通过将适合的控制信号施加到端子vsel，使晶体管131导通(使其导电)。电容元件135然后充电到电压电平，该电压电平是施加到芯片的端子vdata的设置信号的函数。调节信号vdata的电平设置节点a1的电位，并因此设置由晶体管133注入led的电流的强度，并因此设置led发射的光强度。然后可以断开晶体管131。节点a1然后保持在基本上等于电位vdata的电位。因此，在晶体管131断开之后，注入到led中的电流基本上保持恒定，直到节点a1的电位下一次更新为止。

在实践中，显示装置可以包括根据行和列的阵列中的布局组装在相同转印基板上的多个相同或相似的基本芯片110，所述芯片被连接到基板的电连接元件以控制电连接元件，并且每个芯片与显示装置的像素相对应。

作为示例，显示装置的像素是可逐行地同时控制的。换句话说，对于阵列的每一行，该行的芯片的控制端子vsel连接到用于控制转印基板的行的相同导电轨道，不同行的芯片的控制端子vsel连接到用于控制转印基板的行的不同导电轨道。此外，对于阵列的每一列，该列中的芯片的控制端子vdata连接到用于控制转印基板的列的相同导电轨道，不同列的芯片的控制端子vdata连接到用于控制转印基板的列的不同导电轨道。因此，在图像显示期间，可以逐行同时刷新装置的像素。

为了形成彩色图像显示装置，可能的是，为该装置的每个像素提供多个能够在不同波长范围内发射的相邻基本芯片，例如三个能够分别发射红光、绿光和蓝光的基本芯片。然后，每个基本芯片对应于装置的子像素。不同颜色的基本芯片可以包括能够在不同波长范围内发射的具有不同性质的led、或者是顶部具有滤光器或具有不同性质的光致发光转换元件的相同性质的led。

然后出现的问题在于应当被提供在转印基板上以使得能够独立地控制装置的每个子像素的电连接元件的数量和密度。

为了限制转印基板的电连接元件的数量，可能的是将装置的相同像素的不同子像素集成在相同基本芯片上。

图2是显示装置的基本芯片210的电路图，其中每个基本芯片对应于装置的像素并且集成了分别能够发射红光、绿光和蓝光的三个子像素spr、spg和spb。

芯片210的每个子像素spr、spg和spb基本上包括与图1的芯片110相同的电路元件，即，led120r，相应地120g，相应地120b；选择晶体管131r，相应地131g，相应地131b；电流调节晶体管133r，相应地133g，相应地133b；以及电容元件135r，相应地135g，相应地135b。

在该示例中，芯片包括到外部的六个连接端子vp、vn、vsel、vdatar、vdatag和vdatab。端子vp和vn用于分别接收芯片的低电源电位vp和高电源电位vvn。端子vsel、vdatar、vdatag和vdatab用于接收芯片控制信号。更特别地，信号vsel是芯片选择信号，信号vdatar、vdatag和vdatab是用于分别设置led120r、120g和120b的亮度水平的信号。

晶体管131r、131g和131b中每个的控制节点连接到端子vsel。晶体管131r具有连接到端子vdatar的第一导电节点和连接到芯片的中间节点a1r的第二导电节点，晶体管131g具有连接到端子vdatag的第一导电节点和连接到芯片的中间节点a1g的第二导电节点，并且晶体管131b具有连接到端子vdatab的第一导电节点和连接到芯片的中间节点alb的第二导电节点。电容元件135r具有连接到节点a1r的第一电极，和连接到端子vp的第二电极，电容元件135g具有连接到节点a1g的第一电极，和连接到端子vp的第二电极，并且电容元件135b具有连接到节点a1b的第一电极，和连接到端子vp的第二电极。晶体管133r具有连接到端子vp的第一导电节点，连接到led120r的阳极的第二导电节点和连接到节点a1r的控制节点，晶体管133g具有连接到端子vp的第一导电节点，连接到led120g的阳极的第二导电节点，和连接到节点a1g的控制节点，并且晶体管133b具有连接到端子vp的第一导电节点，连接到led120b的阳极的第二导电节点，和连接到节点a1b的控制节点。led120r、120g、120b中的每个的阴极连接到端子vn。

led120r、120g和120b例如是能够发射不同波长范围的光的不同性质的led。作为变体，led120r、120g和120b具有相同的性质并且在相同的波长范围内发射，但是在led120r、120g和120b上面装有具有不同性质的滤光器或光致发光转换元件，从而使得像素spr、spg和spb以不同的波长范围发射。

基本芯片210的操作例如类似于关于图1所描述的操作，不同之处在于，在图2的示例中，通过在端子vsel上施加适合的控制信号来选择基本芯片210，分别根据施加到端子vdatar、vdatag和vdatab的电位同时更新节点a1r、a1g和a1b的电位，这导致同时更新led120r、120g和120b的各个亮度设置。

图2的显示装置的缺点是要提供在转印基板上以能够分别控制装置的每个像素的电连接元件的数量仍然相对较高，特别是由于亮度设置信号vdatar、vdatag和vdatab由转印基板的不同导电轨道支持。

根据实施例的一个方面，提供了形成一种显示装置，其中每个基本芯片集成了多个可单独控制的子像素，但是其中在每个基本芯片中，提供了到外部的单个连接端子以用于接收用于设置不同芯片子像素的亮度的单独的信号，所述用于设置子像素的亮度的信号在该连接端子上在时间上复用。

图3是根据实施例的图像显示装置的示例的基本芯片310的电路的简化电路图。

如在图2的示例中，每个基本芯片310对应于装置的像素，并且集成了能够分别发射红光、绿光和蓝光的三个子像素spr、spg和spb。

芯片310的每个子像素spr、spg和spb基本上包括与图2的示例中相同的电路元件，即，led120r，相应地120g，相应地120b；选择晶体管131r，相应地131g，相应地131b；电流调节晶体管133r，相应地133g，相应地133b；以及电容元件135r，相应地135g，相应地135b。在所示的示例中，晶体管131r、131g、131b、133r、133g、133b是n沟道mos晶体管。

在该示例中，芯片包括到外部的四个连接端子vp、vn、vsel和vdata。端子vp和vn用于分别接收芯片的低电源电位vp和高电源电位vn。端子vsel和vdata用于接收芯片控制信号。更特别地，端子vsel用于接收芯片选择信号，并且端子vdata用于接收用于设置led120r、120g、120b的亮度水平的在时间上复用的单独的信号。

芯片310还包括内部选择电路312，内部选择电路312接收信号vsel并传递分别施加到晶体管131r、131g和131b的栅极的选择信号lr、lg和lb。更特别地，在所示示例中，电路312包括分别连接到晶体管131r、131g和131b的栅极的三个输出节点lr、lg和lb。电路312进一步耦合到芯片的端子vp和vn以用于其供电。

晶体管131r具有连接到端子vdata的第一导电节点和连接到芯片的中间节点a1r的第二导电节点，晶体管131g具有连接到端子vdata的第一导电节点和连接到中间节点a1g的第二导电节点，并且晶体管131b具有连接到端子vdata的第一导电节点和连接到芯片的中间节点alb的第二导电节点。电容元件135r具有连接到节点a1r的第一电极，和连接到端子vn的第二电极，电容元件135g连接到节点a1g的第一电极，和连接到端子vn的第二电极，并且电容元件135b具有连接到节点a1b的第一电极，和连接到端子vn的第二电极。晶体管133r具有连接到端子vp的第一导电节点，连接到led120r的阳极的第二导电节点，以及连接到节点a1r的控制节点，晶体管133g具有连接到端子vp的第一导电节点，连接到led120g的阳极的第二导电节点，以及连接到节点a1g的控制节点，并且晶体管133b具有连接到端子vp的第一导电节点，连接到led120b的阳极的第二导电节点，以及连接到节点a1b的控制节点。led120r、120g、120b中的每个的阴极连接到端子vn。

图4是示出图3的基本芯片310的操作模式的示例的时序图。更特别地，图4示出了在芯片的子像素spr、spg和spb的单独的亮度水平的更新阶段期间芯片310的信号vdata、vsel、lr、lg和lb随时间的变化。

为了控制芯片的子像素spr、spg和spb的单独的亮度水平的更新，将脉冲串施加到芯片的端子vsel。更特别地，在该示例中，脉冲串包括例如在时间上规则间隔的nbsp+1个脉冲，其中nbsp是芯片的子像素的数量(在本示例中，nbsp＝3)。脉冲串的第一脉冲的上升沿标记像素更新阶段的开始，而脉冲串的最后脉冲的上升沿标记像素更新阶段的结束。

在像素更新阶段开始的时间t0(对应于信号vsel的第一脉冲的上升沿)处，内部选择电路312命令子像素spr的选择晶体管131r导通，并且命令子像素spg和spb的选择晶体管131g和131b保持在断开状态。为此目的，在该示例中，在时间t0处，信号lr被设置为高状态，并且信号lg和lb被设置为低状态。

在时间t0和对应于信号vsel的第二脉冲的上升沿的时间t1之间，像素spr的电容器135r充电到电压电平，该电压电平是在时间t0和t1之间施加到端子vdata的电位的函数，而电容器135g和135b的电压电平保持基本不变。

在时间t1处，内部选择电路312命令子像素spr的选择晶体管131r断开，命令子像素spg的选择晶体管131g导通，并且命令保持子像素spb的选择晶体管131b保持在断开状态。为此目的，在该示例中，在时间t1处，信号lr被设置为低状态，信号lg被设置为高状态，并且信号lb被保持在低状态。

在时间t1和对应于信号vsel的第三脉冲的上升沿的时间t2之间，像素spg的电容器135g充电到电压电平，该电压电平是在时间t1和t2之间施加到端子vdata的电位的函数，而电容器135r和135b的电压电平基本上保持不变。

在时间t2处，内部选择电路312控制子像素spg的选择晶体管131g断开，控制子像素spb的选择晶体管131b导通，并且控制子像素spr的选择晶体管131r保持在断开状态。为此目的，在本示例中，在时间t2处，信号lg被设置为低状态，信号lb被设置为高状态，并且信号lr保持在低状态。

在时间t2和对应于信号vsel的第三脉冲的上升沿的时间t3之间，像素spb的电容器135b充电到电压电平，该电压电平是在时间t2和t3之间施加到端子vdata的电位的函数，而电容器135r和135g的电压电平保持基本不变。

时间t3标记像素更新阶段的结束。从时间t3开始，led120r、120g和120b的亮度水平基本上保持不变，直到像素的下一次更新为止。

如从图4中可以看出的，在该示例中，信号vdata的电平在时间t0和t3之间在信号vsel的每个新的上升沿处分阶段变化。信号vdata在时间t0和t1之间的部分对应于用于设置子像素spr的led120r的单独的信号，信号vdata在时间t1和t2之间的部分对应于用于设置子像素spg的led120g的单独的信号，在时刻t2和t3之间的信号vdata的部分对应于用于设置子像素spg的led120g的单独的信号。单独的设置信号vdatar、vdatag和vdatab因此在端子vdata上在时间上复用。包括芯片的内部选择电路312、晶体管131r、131g、131b、133r、133g、133b和电容器135r、135g和135b的组件形成控制电路，该控制电路能够对端子vdata上接收的单独的设置信号进行解复用，并且能够将偏置信号(在本示例中为电流)施加到芯片的每个led，该偏置信号是单独的led设置信号的函数。

应当注意，没有详细描述能够实现关于图4描述的操作的芯片的内部选择电路312的形成，这种电路的形成基于本公开的功能指示在本领域技术人员的能力范围内。作为示例，电路312可以包括与解码门和复位机制相关联的两级脉冲计数器，所述复位机制例如由封装检测器类型的组件将信号vsel接收作为输入而获得。

与关于图1所描述的类似，图3的显示装置的基本芯片310可以以行和列的阵列布置并且以行和列互连，以允许逐行同时控制装置像素。

关于图3描述的实施例的优点在于，每个基本芯片310包括单个端子vdata，以接收用于设置所有芯片子像素的单独的信号。因此，在图3的示例中，每个基本芯片310仅包括到外部的四个连接端子，即，不超过关于图1描述的类型的基本芯片(包括单个led)中的端子。与图2的示例相比，这尤其使得能够减少要在转印基板上提供的电连接元件的数量。实际上，在图3的实施例中，用于设置相同芯片310的不同子像素的亮度的单独的信号vdatar、vdatag和vdatab由转印基板的相同导电轨道支持。

应当注意，所描述的实施例不限于关于图3所描述的特定示例，其中每个基本芯片包括被划分为能够在三个不同波长范围内发射的三个子像素的单个像素。作为变型，每个基本芯片可以包括单个像素，该单独的像素被分成不同于三个的多个子像素。在另一变型中，每个电子芯片可以包括被划分为或不划分为不同颜色的子像素的多个像素。

特别地，如将在下文中进一步详细解释的，所描述的实施例特别适于形成所谓的多视图显示装置，即，要显示的图像被划分为宏像素，每个宏像素包括多个与希望被复制的场景的不同视图相对应的多个像素。作为示例，相同宏像素的不同像素分别对应于在不同的视角下拍摄的相同场景的不同图像的相同像素。例如，多视图显示装置可以用于希望给用户以三维视图印象的应用中。

图5是根据一个实施例的多视图图像显示装置的一个示例的基本芯片510的电路的简化电路图。

在该示例中，每个基本芯片510对应于装置的宏像素，包括用于分别显示n个不同图像的相同点(例如，对应于相同场景的n个不同视图)的n个像素p1、p2，...，pn，其中n是大于1的整数，例如，在2至50的范围内。在本示例中，宏像素的每个像素pi(i是从1至n的整数)包括能够在不同波长范围内发射以允许显示彩色图像的多个子像素。更特别地，在示出的示例中，每个像素pi包括能够分别发射红光、绿光和蓝光的三个子像素spr、spg和spb。如在图3的示例中，图5的芯片510包括到外部的四个连接端子vp、vn、vsel和vdata。芯片510的每个子像素spr、spg、spb包括与图3的示例中的基本上相同的电路元件，并且基本上以相同的方式布置。在图5的示例中，芯片510的所有像素p1、p2，…pn的选择晶体管131r、131g、131b(即，n*3个选择晶体管)的第一导电节点连接到芯片的相同端子vdata。

芯片510还包括类似于图3的电路312的内部选择电路512，该内部选择电路512接收信号vsel并为每个像素pi传送分别施加到像素pi的晶体管131r、131g和131b的栅极的选择信号lrpi、lgpi和lbpi。换句话说，电路512包括分别与芯片的n个像素pi的选择晶体管131r、131g和131b的栅极连接的n*3个输出节点lrp1、lgp1、lbp1、lrp2、lgp2、lbp2，...lrpn、lgpn、lbpn。电路512进一步耦合到芯片的端子vp和vn以用于其供电。

图5的基本芯片510的操作类似于以上已经关于图3和图4描述的操作。更特别地，在图5的示例中，在更新像素的n*3个子像素的阶段期间，用于设置芯片的n*3个led的n*3个单独的信号在芯片的端子vdata上在时间上复用。选择信号vsel例如包括(n*3)+1个脉冲的串，以在芯片内部同步对信号vdata的解复用。

类似于先前已经描述的，图5的显示装置的基本芯片510可以以行和列的阵列布置，并且以行和列互连，以允许逐行同时控制装置的宏像素。

应当注意的是，当在装置的每个基本芯片中要单独控制的led的数量很高时，以串行数字数据的形式在芯片的连接端子vdata上传输用于设置芯片的不同led的单独的信号可能是有利的，特别是能够更快地执行设置信号的传输。

图6是根据一个实施例的多视图图像显示装置的示例的基本芯片610的电路的简化电路图。图6的芯片610与图5的芯片510的主要区别在于，在芯片610中，以串行数字数据的形式在芯片的连接端子vdata上接收用于设置芯片的不同led的单独的信号。

如在图5的示例中，图6的基本芯片610对应于显示装置的宏像素，其包括n个像素p1、p2，...，pn，每个像素包括三个子像素spr、spg和spb，每个子像素spr、spg和spb包括可单独设置的led。在该示例中，每个子像素spr包括被布置为发射红光的led120r，每个子像素spg包括被布置为发射绿光的led120g，并且每个子像素spb包括被布置为发射蓝光的led120b。在该示例中，芯片的所有led的阴极区域均连接至芯片的低电源电位vn。

在图6的示例中，芯片610还包括控制电路620，该控制电路620连接至到芯片的外部的连接端子vsel、vdata、vp和vn。电路620能够解码由芯片在其端子vdata上接收的串行数字信号，并且能够将偏置信号施加到芯片的每个led，所述偏置信号是在端子vdata上以数字形式接收的单独的led设置信号的函数。为此，电路620包括分别耦合到芯片的n*3个led的阳极接触区域的n*3个输出节点或偏置信号供应节点。更特别地，对于芯片的每个像素pi，电路620包括耦合到像素pi的led120r的阳极的输出节点outrpi，耦合到像素pi的led120g的阳极的输出节点outgpi，耦合到像素pi的led120b的阳极的输出节点outbpi。电路620例如能够经由其连接到芯片的led的阳极的输出节点向芯片的每个led提供偏置电流，该偏置电流是在芯片的端子vdata上接收的单独的led设置信号的函数。在图6的示例中，控制电路620代替由图5的示例中的内部选择电路512、晶体管131r、131g、131b、133r、133g、133b和电容器135r、135g和135b形成的控制电路。

图7和图8是示出图6的基本芯片610的操作模式的一个示例的时序图。更特别地，图7部分地示出了芯片610的子像素的单独的亮度水平的更新阶段期间施加到芯片的端子vsel的信号。图8示出了电路620从信号vsel生成的芯片内部信号clk和sync的变化。图8还示出了在芯片子像素的单独的亮度水平的更新阶段期间施加到芯片的信号vdata的变化。

在该示例中，信号vsel是具有三个电平的信号：低电平(0)，高于低电平的中间电平thclk和高于中间电平的高电平thsync。在芯片子像素的单独的亮度水平的更新阶段期间传输到芯片610的信号vsel对应于周期性时钟信号clk和同步信号sync的叠加，所述周期时钟信号clk对应于中间电平thclk的一系列规则间隔开的脉冲，所述同步信号sync对应于一系列高电平thsync的脉冲。

控制电路620包括信号clk和sync的分离的阶段(未详细说明)，在输入节点上接收信号vsel，并且在两个不同的输出节点上传送分别与信号clk和信号sync相对应的两个二进制信号。作为示例，信号clk和sync的分离是通过两个比较器将信号vsel分别与阈值thclk和阈值thsync进行比较的方式来实现的，比较器分别输出信号clk和信号sync。

信号clk是时钟信号，其使得能够对在端子vdata上传输的串行数字信号的解码操作进行评级，并且信号sync是同步信号，其使得能够指示控制电路620其将接收要在芯片的端子vdata上解码的数据。

在图8的示例中，考虑了对应于n＝5的宏像素的芯片610，每个像素包括nbsp＝3个子像素，即，要更新15个led。此外，在该示例中，考虑用于设置芯片610的每个led的单独的信号被编码为n比特＝4比特。实际上，每个单独的led设置信号被编码的比特的数量n比特可以不同于4，例如，可以在4到16位的范围内。

在本示例中，宏像素更新序列开始于将信号sync的双脉冲施加到端子vsel。

在接收到信号sync的这个双脉冲后，电路620被告知串行宏像素更新二进制数据将在其端子vdata上被传送。例如，在该步骤中复位由时钟信号clk额定的电路620内部的计数器。

在信号sync的双脉冲之后，将n*n比特＝5*4＝20个数据比特的串经由端子vdata传送到电路620，所述20个数据比特的串对应于用于设置宏像素的第一颜色的n个子像素(例如，宏像素的n个子像素spr)的单独的信号。

然后将信号sync的简单脉冲施加到端子vsel。因此，电路620被告知将经由端子vdata向电路620传送n*n比特个数据比特的第二串，所述n*n比特个数据比特的第二串对应于用于设置宏像素的第二颜色的n个子像素(例如，宏像素的n个子像素spg)的单独的信号。

在n*n比特的第二串的传输之后，信号sync的新的简单脉冲被施加到端子vsel，以告知电路620n*n比特个数据比特的第三串将经由端子vdata被传送到电路620，所述n*n比特个数据比特的第三串对应于用于设置宏像素的第三颜色的n个子像素(例如，宏像素的n个子像素spb)的单独的信号。

应当注意，将数据传送到电路620的顺序并不重要，只要电路620知道该顺序并适应即可。

此外，尽管已经示出了通过单个sync的脉冲来分离用于设置不同的宏像素颜色的信号的传输的实施示例，但是所描述的实施例不限于该特定情况。作为变型，信号sync可以在更新阶段开始时包括单个简单脉冲，然后以n*nbsp*n比特个比特(即在所考虑的示例中为60比特)的不间断串的形式来传送数据。

对于每个单独的宏像素led设置信号，可以对在端子vdata上接收到的单独的设置信号实施数模转换。然后将作为接收到的设置信号的函数的偏置信号(电流或电压)施加到led。作为示例，对于芯片610的每个led，电路620包括数模转换器，即，总共n*nbsp个数模转换器。与led相关联的数模转换器的模拟输出信号例如被直接施加至led的阳极。作为变型，数模转换器的输出信号用于设置将电流注入到led中的可控电流源。

类似于先前已经描述的，图6的显示装置的基本芯片610可以以行和列的阵列布置，并且以行和列互连，以允许逐行同时控制装置的宏像素。

应当注意，图5和图6的示例可以适用于装置的每个基本芯片510或610的像素p1，p2，…，pn是关于图1描述的类型的单色像素的情况，即，不被划分为能够在不同波长范围内发射的子像素。

此外，图6的变型(设置信号的数字传输)可以适合于如图3的示例中基本芯片610包括被划分为多个能够在不同波长范围内发射的子像素的单个像素的情况。

图9a、9b和9c是上述类型的图像显示装置的基本芯片的简化视图。在该示例中，芯片包括6个像素p1、p2、p3、p4、p5和p6，每个像素包括能够在三个不同波长范围内发射的三个子像素spr、spg和spb。

图9a是芯片的俯视图，图9b是芯片沿图9a的平面9b-9b的截面图，图9c是芯片的仰视图。

如图9b所示，芯片包括例如基于iii-v半导体的第一基板901和第二基板903。第一基板901具有形成在其中的芯片的led120r、120g、120b，并且与基板901相邻并电连接到基板901。第二基板903例如由硅制成，并具有形成在其中的芯片控制电路。

如图9c所示，芯片在基板903的与基板901相对的表面的一侧上包括电连接区域905，该电连接区域905包括到芯片的外部的四个连接端子vp，vn，vsel和vdata。

应当注意，在所示的示例中，如图9a所示，芯片的像素p1、p2，...，pn排列成线性阵列，并沿x轴对准。根据行和列中的阵列布局将基本芯片组装在装置的转印基板上，从而使得每个芯片的x轴基本平行于阵列行。实际上，在多视图显示装置中，当观察者的眼睛沿平行于阵列行的轴的方向(通常为水平方向)移动时，而不是当它沿平行于列的轴的方向(通常是垂直方向)移动时，用户通常希望能够感知场景的不同视图。在实践中，每个宏像素顶上有一个或多个透镜(未示出)，该透镜能够沿着x轴执行与宏像素的不同像素相对应的光束的角度分离。

在示出的示例中，在每个像素pi中，像素的子像素spr、spg、spb被布置成条状，沿着基本正交于x轴并且基本平行于宏像素阵列的列的y轴对准。这种配置的优点在于，由于存在沿宏像素上方的x轴的角度分离的一个或多个透镜，因此使得能够避免相同像素的不同颜色的角度分离。

图10是用于上面关于图3至图8描述的类型的显示装置的基本芯片的转印基板的示例的简化的局部俯视图。在图10中，仅示出了对应于显示装置的三行和两列的子阵列的一部分转印基板。

转印基板例如包括由绝缘材料制成(例如由玻璃或塑料制成)的支撑板或片1010。转印基板还包括电连接元件，并且特别是通过在支撑板1010的上表面上印刷而形成的导电迹线和导电区域。电连接元件是通过在导电板1010的上表面上印刷一系列导电和绝缘层而形成的。电连接元件例如通过喷墨印刷型、丝网漏印、轮转凹版印刷的印刷方法或通过任何其他适合的方法形成。

图10的转印基板是无源基板，即，其仅包括电连接元件。能够经由转印基板的电连接元件来供电和控制装置的基本芯片的显示装置的有源控制电路例如连接至在转印基板的外围处的转印基板的电连接元件。

在所示的示例中，转印基板的制造包括以下三个印刷连续步骤。

在第一印刷步骤期间，在支撑板1010的上表面上印刷与显示装置的行的方向基本平行的多个导电迹线。更特别地，在本示例中，在第一印刷步骤中，对于显示装置的每一行，印刷了基本上沿着显示装置的行的整个长度延伸的两个导电迹线l1和l2。迹线l1用于传递装置的不同像素或宏像素行的控制信号vsel。轨线l2用于分配装置的低电源电位vn。在第一印刷步骤期间印刷的导电元件限定了转印基板的第一导电层m1。

在第二印刷步骤期间，导电迹线l1和l2的某些部分被绝缘材料1012覆盖，以允许随后印刷延伸到迹线l1和l2上方的导电迹线，而不会引起与迹线l1和l2的短路。

在第三印刷步骤期间，在支撑板1010的上表面上印刷与显示装置的列的方向基本平行的多个导电迹线。更特别地，在本示例中，在第三印刷步骤中，对于显示装置的每一列，印刷基本上沿着显示装置的列的整个高度延伸的两个导电迹线c1和c2。迹线c1用于传递信号vdata，其用于控制装置的不同像素或宏像素列。迹线c2用于分配装置的高电源电位vp。导电迹线c1和c2通过在先前步骤中形成的绝缘区域1012与导电迹线l1和l2绝缘。在第三印刷步骤中，对于装置的每个像素或宏像素，进一步印刷分别用于接收包括像素和宏像素的芯片的连接端子vsel、vp、vn和vdata的四个导电迹线p1、p2、p3和p4。区域p1连接到与包含像素或宏像素的行相关联的导电迹线l1。为此，区域p1在未覆盖绝缘材料1012的迹线l1的区域中在迹线l1的上表面的顶部延伸并与迹线l1的上表面接触。区域p2连接到与包含像素或宏像素的列相关联的导电迹线c2。为此，区域p2与导电轨迹c2相邻。区域p3连接到与包含像素或宏像素的行相关联的导电迹线l2。为此，区域p3在未覆盖绝缘材料1012的迹线l2的区域中在迹线l2的上表面的顶部延伸并与迹线l2的上表面接触。区域p4连接到与包含像素或宏像素的列相关联的导电迹线c1。为此，区域p4与导电轨迹c1相邻接。在第三步骤期间印刷的导电迹线和区域限定了转印基板的第二导电层m2。在第三印刷步骤期间，可以在第二导电层m2中进一步印刷用于芯片转印的对准图案。

关于图10描述的转印基板的优点在于，在相同印刷步骤期间，到显示装置的基本芯片的转印基板的所有导电连接区域(区域p1、p2、p3和p4)形成在相同导电层上。结果，与装置的相同像素或宏像素相关联的区域p1、p2、p3和p4可以形成为彼此非常接近，例如，两个两个相距小于20μm，优选地两个两个相距小于10μm，优选地两乘以小于5μm，如果导电区域p1和p3在第一印刷步骤期间形成并且如果导电区域p2和p4在第三印刷步骤期间形成，则这很难或甚至不可能获得。实际上，在相同印刷步骤中，导电图案的印刷分辨率相对较高，而在不同的印刷步骤期间形成的导电图案之间可能存在相对于显著的未对准。

因此，图10的实施例使得在到基本芯片的基板的连接区域中被区域p1、p2、p3、p4占据的导电表面能够最大，这使得能够简化尤其是通过放松芯片相对于转印基板的对准约束将基本芯片组装在转印基板上的后续步骤。

应当注意，关于图10描述的转印基板不仅可以用在关于图3至图8描述的类型的显示装置(其中装置的每个基本芯片包括多个可单独设置的led)中，也可以用在关于图1描述的类型的显示装置(其中装置的每个基本芯片包括单个led)中。

此外，尽管仅有显示装置的每个电子芯片包括到外部的四个连接端子的实施例，但是关于图10描述的转印基板可以适用于其中每个基本芯片包括到外部的不同于四个的多个连接端子的显示装置。因此，根据图10的实施例的更一般的定义，提供了通过在至少两个连续的导电层上印刷来形成转印基板的电连接元件，并且在最后的印刷导电层中形成到显示装置的基本芯片的转印基板的所有导电连接区域，可以理解的是，对于每个基本芯片，到芯片的转印基板的导电连接区域的数量大于或等于2，并且优选地大于或等于3。

已经描述了特定实施例。本领域技术人员将想到各种改变、修改和改进。特别地，所描述的实施例不限于在本说明书中作为示例提及的材料和/或尺寸的示例。