垂直腔面发射激光器(VCSEL)阵列及制造方法与流程

本发明涉及垂直腔面发射激光器(verticalcavitysurfaceemittinglaser，vcsel)及制造方法。

背景技术：

三维(three-dimensional，3d)传感代表了智能手机的未来发展趋势。3d传感技术也有望增强机器人、无人机和自动驾驶车辆的功能。与提供二维信息的传统相机相比，三维传感除了捕获平面图像外还能捕获深度数据，从而实现精确的面部识别、对象识别、手势感测和环境感测。此外，它还增强了增强现实(augmentedreality，ar)和虚拟现实(virtualreality，vr)的功能。三维传感包括飞行时间法(time-of-flight，tof)和结构光法。在tof方法中，深度数据是通过测量从光源发射、从物体反射并最终由传感器检测的光的传播时间来获得的。在结构光方法中，将预定的点状图案投射到物体上。在图案由物体的三维形状反射后会发生扭曲。通过分析图案的变化来计算物体的深度数据。目前，用于结构光方法的优选点状图案由vcsel阵列实现。本发明涉及用于此类应用的vcsel阵列。

vcsel在垂直于其顶面和底面的方向上产生输出光束。为了成为vcsel阵列，vcsel芯片可以包含产生多个输出光束的多个vcsel。例如，可以在一个芯片上形成数千个vcsel。由于其表面发射特性，晶圆级加工和表面贴装技术在半导体工业中得到了很好的发展，它们可以被用来廉价地大批量生产vcsel阵列器件。vcsel阵列具有光谱窄、温度稳定性好、成本低、体积小等优点，因此正成为三维传感领域的主流光源。

在照明应用中，vcsel阵列中的vcsel发射器以规则图案(regularpattern)排列。一种常用的规则图案是矩阵。在矩阵的行和列中，任意两个相邻vcsel发射器之间的间距是相同的。例如，30*30vcsel阵列在每行和每列中有30个发射器，并且任何两个相邻发射器的中心之间的距离可以是恒定值，例如40微米。

然而，在三维传感的结构光方法中，vcsel阵列的vcsel发射器以预定的不规则(irregular)图案排列，这由结构光方法使用的特定算法确定。不规则图案示例包括随机图案和伪随机图案，其具体取决于设计需要。规则图案的vcsel阵列和不规则图案的vcsel阵列可以采用相同的制造方法来制造。以顶面发射(top-emitting)vcsel阵列为例。当制造规则图案的vcsel阵列时，在基片上按照规则图案形成vcsel。这些vcsel共用公共阴极端，并通过隔离沟槽(isolationtrench)相互隔离。在每个vcsel的顶部都形成触点。在最后一个制造步骤中，在vcsel上方沉积金属层以连接全部这些顶部触点。当制造不规则图案的vcsel阵列时，在基片上按照预定的不规则图案形成vcsel。这些vcsel共用公共阴极端，并通过隔离沟槽相互隔离。类似地，在每个vcsel的顶部都形成触点。在最后一个制造步骤中，沉积金属层以连接vcsel的全部顶部触点。规则图案的vcsel阵列的制造和不规则图案的vcsel阵列制造的主要区别在于它们使用不同的掩模集。虽然制造工艺充分利用了当前的制造技术和工艺，但其仅限于一种图案阵列设计。任何具有新图案的vcsel阵列都需要一套新的掩模和单独的制造工艺，因此缺乏灵活性，并且导致成本难以降低且周转时间难以缩短，

因此，需要一种能够更灵活地适应不同图案设计的vcsel阵列和制造方法。

技术实现要素：

如上所述，在现有技术的方法中，不同图案的vcsel阵列的制造，无论是规则图案还是不规则图案，在制造过程中，从开始到结束都需要完全不同的掩模。这不但复杂的，还效率低下而且代价高昂。

在本发明的各种实施例中，公开了vcsel阵列和制造该阵列的方法。在一个实施例中，vcsel阵列包括基片(substrate)和在所述基片上形成规则图案的多个vcsel结构。所述vcsel结构共用一个电极(例如，阴极端)，并且每个vcsel结构都具有用作另一电极(例如，阳极端)的触点。在所述多个vcsel结构的上方沉积定制的金属层以电连接所述多个vcsel结构的选定数量而非全部的触点。所述选定的vcsel结构形成预定的不规则图案的阵列。

在本发明的另一个实施例中，vcsel阵列包括基片、在所述基片上形成规则图案的多个vcsel结构，以及安装在所述多个vcsel结构上方的光学组件。所述多个vcsel结构共用一个电极(例如，阴极端)，并且每个vcsel结构都具有用作另一电极(例如，阳极端)的触点。所述光学组件具有定制金属层，所述定制金属层的底面形成有按照预定不规则图案的镜像(mirrorimage)设置的接触区(contactpad)。在所述光学组件安装在所述多个vcsel结构的上方之后，每个接触区与vcsel结构的对应触点电接合(bond)，以电连接所述多个vcsel结构的选定数量而非全部的vcsel结构。这些电连接接触区的vcsel结构形成所述预定不规则图案的阵列。

在另一个实施例中，vcsel阵列包括通过倒装芯片方法(flip-chipmethod.)安装在基板(submount)上的多个vcsel结构。所述多个vcsel结构以规则图案排列并且共用一个电极(例如，阴极端)。每个vcsel结构都具有用作另一电极(例如，阳极端)的触点。所述基板具有定制金属层，所述定制金属层形成有按照预定不规则图案的镜像设置的接触区。在所述多个vcsel结构安装到所述基板之后，每个接触区与vcsel结构的对应触点接合。这些电连接到接触区的vcsel结构形成所述预定不规则图案的阵列。

在本发明的另一个实施例中，制造vcsel阵列的定制方法包括在基片上按照规则图案形成多个vcsel结构。所述多个vcsel结构共用一个电极(例如，阴极端)。所述方法进一步包括通过离子注入法(ionimplantation)禁用(disable)所述多个vcsel结构的选定数量而非全部的vcsel结构，从而使得剩余vcsel结构形成预定不规则图案的阵列；蚀刻触点，每个触点对应于所述多个vcsel结构中的一个vcsel结构，这些vcsel结构包括禁用的vcsel结构；以及沉积金属层以电连接全部触点。

本发明通过制造规则图案的vcsel阵列但不完成全部vcsel连接的金属化，然后借由定制的金属化或封装将这些规则图案的vcsel阵列定制成不同的不规则图案的vcsel阵列，从而简化了制造过程。因此，制造过程的主要部分是标准化或统一的，只需要定制几个制造步骤。例如，为了制作不同不规则图案的vcsel阵列，使用相同的规则图案vcsel阵列作为定制的基础。因此，制造不同不规则图案的vcsel阵列变得高效且低成本。

附图说明

在本发明的说明书后附的权利要求书中，特别指出并明确要求保护被视为发明的主题。通过结合附图进行的以下详细描述，本发明的上述和其他特征以及优点将是显而易见的。此外，附图标记最左边的数字表示了该附图标记首次出现附图号。

图1示出了现有技术vcsel阵列的截面图；

图2示出了根据本发明一个实施例的示例性vcsel阵列的截面图；

图3示出了根据本发明一个实施例的示例性光学组件的截面图；

图4示出了根据本发明一个实施例的示例性vcsel阵列的截面图；

图5示出了根据本发明一个实施例的示例性光学组件的底视图和示例性vcsel芯片的顶视图；

图6和图7示出了根据本发明两个实施例的两个示例性光学组件的截面图；

图8示出了根据本发明一个实施例的示例性基板的截面图。

图9示出了根据本发明一个实施例的示例性vcsel阵列的截面图；

图10.1和10.2示出了根据本发明的两个实施例的示例性基板的顶视图；

图11.1和11.2示出了现有技术离子注入工艺的截面图；以及

图12示出了根据本发明一个实施例的示例性vcsel阵列的截面图。

具体实施方式

图1示出了现有技术vcsel阵列100的截面图。阵列100包括位于基片106上的vcsel1、2和3。应当注意的是，阵列100可以包括数千个vcsel。在此为了简化，仅示出三个vcsel。类似地，在以下的其他附图和描述中，为了简化，仅示出了一些vcsel或一部分阵列。vcsel1、2或3表示供电时发射激光光束的vcsel结构或vcsel发射器。在此使用的vcsel、vcsel结构和vcsel发射器具有相同的含义并且可以互换地使用。如图所示，每个vcsel包括有源区域101以及反射器区域102和103。对于典型的vcsel来说，有源区域101可以包含多量子阱(multiple-quantum-well，mqw)，反射器区域102可以包含n型分布布拉格反射器(distributedbraggreflector，dbr)，并且反射器区域103可以包含p型dbr。量子阱和dbr通过外延工艺在基片106上生长。基片106具有n型掺杂。反射器区域102和103以及基片106是导电的。绝缘层107(例如氮化硅)沉积在反射器区域103的顶面上，并且在绝缘层107上蚀刻多个过孔。然后，在绝缘层上沉积金属层104。金属层105沉积在基片106的底面上。金属层104和105分别用作阳极端和阴极端。

如图1所示，多个vcsel共用公共阴极，但被隔离沟道隔开。沉积金属层104以电连接全部vcsel。当阵列运行或带电时，每个vcsel发射器产生激光光束。这些vcsel发射器以规则图案排列。出于说明目的，规则图案的vcsel阵列也可以称为规则图案化vcsel阵列(regular-patternedvcselarray)。

在此使用的规则图案，意指遵循某些规则的各种配置。规则图案的示例包括在一个或多个行中具有等间距的元素、在行和列中具有等间距的元素、在同心圆中具有等间距的元素等。在此使用的不规则图案可以表示不遵循任何规则的各种配置。不规则图案包括随机图案或伪随机图案。

图2示出了根据本发明一个实施例的示例性vcsel阵列200的截面图。通过在基片上按照规则图案形成多个vcsel结构(包括vcsel1、2和3)，并在所述基片下沉积金属层204以用作所述多个vcsel结构的公共阴极来制造vcsel阵列200。到目前为止，这些制造步骤是通过使用规则图案化vcsel阵列的制造过程来完成的。然后，在所述多个vcsel结构的顶部沉积绝缘层。这里，与制造规则图案化vcsel阵列的剩余制造步骤不同的是，蚀刻包括201和203的接触过孔(contactvias)仅用于所述vcsel结构的选定数量而非全部，这样使得在沉积金属层205之后，仅电连接具有过孔的选定的vcsel结构。在一个实施例中，所述选定的vcsel结构形成不规则图案。如图所示，vcsel1和3具有过孔201和203，但vcsel2没有。当经由金属层204和205向阵列200施加电流时，vcsel1和3通电，但是vcsel2不通电。因此，可以使用金属层来选定vcsel，并且未选定vcsel断开。因此，当由金属层选择规则图案的vcsel的一部分时，可以基于规则图案创建多个图案(包括不规则图案)。可见，各种不规则图案的vcsel阵列的制造工艺都可以从同一规则图案化vcsel阵列的制造工艺开始，并共用大部分的制造步骤。只有最后的金属化步骤是定制的，以实现不同的不规则图案。因此，提高了制造效率，降低了成本。

图3示出了示例性光学组件300的截面图。该示例性光学组件300可用于从规则图案化阵列创建不规则图案的vcsel阵列。光学组件300可以由在感兴趣波长(wavelengthsofinterest)处透明或实质上透明的材料制成。该光学组件300具有朝上表面303和朝下表面301。两个表面都可以涂覆抗反射层(antireflectionlayer)以减少反射。可使用电镀和光刻工艺在朝下表面301上创建金属接触区302。该金属可以是铝或铜。所述接触区通过沉积在表面301上的金属层(图中未示出)电连接，并且形成作为不规则图案的镜像的配置。在光学组件300安装在vcsel阵列芯片上后，接触区302连接到一些但不是全部的vcsel的触点。vcsel电连接接触区，从而连接在一起形成不规则的图案。

在图4中，示出了示例性vcsel阵列400的截面图。它包括vcsel阵列芯片和连接到所述芯片上的光学组件。所述vcsel阵列芯片包含多个vcsel，包括以规则图案配置的vcsel1、2和3。vcsel阵列芯片可以通过使用规则图案化vcsel阵列的制造工艺来制造，但不需要完成全部的vcsel连接的金属化。光学组件具有朝上表面405和朝下表面406。朝下表面406朝向vcsel阵列芯片，并且具有按照预定不规则图案的镜像设置的接触区403。光学组件安装在vcsel芯片上，使得接触区403与vcsel阵列芯片的金属触点401接合。金属触点401是vcsel的p型dbr的触点。触点403和401由导电粘合剂402粘结。材料402可在高温下固化。如图所示，选定vcsel1和3并将其与接触区403电连接，但由于光学组件没有对应于vcsel2的接触区403，因此vcsel2未被选定。vcsel共用公共阴极端404。由于接触区403通过沉积在表面406上的金属层(图中未示出)彼此电连接，因此vcsel1和3的阳极端也连接在一起。因此，vcsel阵列400呈现由接触区403限定的图案，即预定的不规则图案。因此，可以通过使用光学组件从规则图案化vcsel阵列中选择vcsel来生成各种不规则图案。此外，在封装过程中完成光学组件的安装。由于封装过程不如涉及外延过程的vcsel芯片制造复杂，因此如图4所示的光学组件方法不仅为制作不同的不规则图案化阵列提供了灵活性，而且降低了成本。

图5示出了根据本发明一个实施例的示例性光学组件501和示例性vcsel阵列芯片502。环形客体(ringshapedobject)表示金属圆环。所述圆环设置在光学组件501的朝下表面上，并且是接触区。所述圆环表示预定图案(例如不规则图案)的镜像图像。所述接触区通过金属层电连接，该金属层包含由金属电镀制成的条形连接线。vcsel阵列芯片502上的圆环表示vcsel的金属触点。每个圆环围绕vcsel的激光束输出窗口。芯片502上的接线区503(bondpad)设置成用于接线。可以接合接线(bondwire)以连接vcsel的阳极端和承载所述芯片的基板上的接触区。所述圆环示出的vcsel阵列具有4*4矩阵，其为示例性规则图案。当将光学组件501安装在芯片502上时，标记a、b和c分别对齐a’，b’和c’。安装过程之后，所述光学组件上的圆环是对齐的，从而连接到vcsel芯片上的一些圆环。在图中，实线环表示光学组件选定的vcsel。虚线环表示未选定从而断开连接的vcsel。选定的vcsel呈现预定图案。因此，当光学组件承载不规则图案的镜像时，所述不规则图案可以在封装过程中转移到vcsel阵列。

图6和图7示出了两个示例性光学组件的截面图。光学组件600包括两个表面601和604。表面601具有如上所述的金属接触区602。接触区602通过沉积在表面601上的金属层(图中未示出)电连接。另一方面，表面604具有凸透镜形状的突出结构(protrudedstructure)603。结构603使得来自vcsel的输出光束发散较小，并且可以在某些情况下具有多种应用。当有更多需要时，可以将光学系统添加到光学组件。图7示出了这样一个示例。光学组件701可以类似于上述光学组件，在其朝下表面上具有金属接触区702。接触区702通过沉积在朝下表面(图中未示出)上的金属层电连接。光学系统703附接到另一表面。部件702和703可被视为子组件或升级的光学组件。系统703可包含复杂透镜系统(complexlenssystem)和其它光学组件。因此，除了创建具有不规则图案的vcsel阵列之外，光学组件还可以提供某些其他功能。此外，由于子组件可以先进行制造或外包，因此可以提高生产效率，进一步降低成本和周转时间。

图8示出了根据本发明一个实施例的示例性基板801的截面图。如上所述，vcsel是顶面发射型，这意味着激光束以与基片相反的方向通过p型dbr发射。在一些其他情况下，vcsel芯片是使用倒装芯片方法翻转和封装的。对于具有倒装接合(flip-chipbonding)的vcsel芯片，输出激光束穿过所述基片，并且所述芯片的触点区域向下朝向基板。在该情况下，基板可以用于从规则阵列创建具有不规则图案的vcsel阵列。基板的工作方式与上述示例中所示的光学组件类似。

基板801在朝上表面806上具有接触区802、803、804和805。可以使用电镀和光刻工艺来沉积接触区。接触区802和804通过沉积在表面806上的金属层(图中未示出)电连接。接触区803和805通过沉积在表面上的另一金属层电连接(图中未示出)。两个金属层彼此电绝缘，并且可以是单个金属层的一部分或者部件，也可以是分别沉积的单个金属层。接触区802和804用于电连接vcsel阵列芯片上选定vcsel的阳极端。接触区803和805用于电连接选定的vcsel的阴极端。因此，所述选定的vcsel的阳极和阴极端可以分别通过基板电连接。接触区802和804(或接触区803和805)可以显示预定的不规则图案的镜像。该镜像可用于创建具有预定的不规则图案的vcsel阵列。

图9示出了根据本发明的示例性vcsel阵列900的截面图。将vcsel阵列晶粒(die)倒装接合在基板909上。在翻转晶粒之前，蚀刻其基片部分并且沉积抗反射层910以减少输出激光束的反射。晶粒包括vcsel1、2和3。金属触点901和903是连接vcsel1和3的p型dbr的阳极端。金属触点902和904是连接vcsel1和3的n型dbr的阴极端。金属触点901、902、903和904分别通过导电粘合材料911粘合并连接到接触区905、906、907和908。分别与金属触点901和903对齐的接触区905和907通过基板909上的金属层(图中未示出)电连接。分别与金属触点902和904对齐的接触区906和908通过基板909上的另一金属层(图中未示出)电连接。所述两个金属层可以作为相同金属层的两个电绝缘部分制造，也可以作为顺序沉积的不同金属层制造。因此，金属触点901和903通过相应的接触区电连接，金属触点902和904也是如此。换言之，vcsel1和3的阳极端通过基板909上的金属层电连接，vcsel1和3的阴极端也同样通过基板909上的另一金属层电连接。因此，基板909可用于从规则图案化阵列中选定vcsel。所述选定的vcsel具有由基板上的接触区限定的预定图案。因此，基板可用于从规则图案化vcsel阵列中选定和连接vcsel，并创建具有不规则图案的阵列。基板法与光学组件法具有相似的优点和优势。

图10.1示出了根据本发明的示例性基板1000的顶视图。同心环(concentricring)可以表示沉积在基板上的金属接触区对。内环或外环可在基板上形成预定图案，例如不规则图案。内环可以表示连接到vcsel的阳极端的接触区。外环可以表示连接到vcsel的阴极端的接触区。金属层1001和1002可以是金属层的两个电绝缘部。将要连接到vcsel的阳极端的内环通过金属层1001电连接。将要连接到vcsel的阴极端的外环通过金属层1002电连接。金属层1001和1002可以通过电镀和光刻方法沉积在基板上。

基板1000设计用于将vcsel阵列从4*4矩阵配置(即规则图案)转换为预定模式。将4*4vcsel阵列安装在基板1000上后，每对内环和外环连接到vcsel的环形阳极端和阴极端。因此，并不是所述阵列的全部vcsel都连接并参与形成一个新的阵列。只有连接的vcsel才被选定形成具有由基板限定的图案的阵列。当通过金属层1001和1002采用电流进行供电时，仅连接到所述金属环对的选定的vcsel开启。当基板上的环配置是预定不规则图案时，连接到这些环的vcsel形成预定的不规则图案。因此，可以使用基板法将具有规则图案的vcsel阵列转换成具有不规则图案的阵列。

图10.2示出了根据本发明的示例性基板1003的顶视图。同心环可以表示沉积在基板上的金属接触区对。内环或外环可在基板上形成预定图案，例如不规则图案。内环可以表示连接到vcsel的阳极端的接触区。外环可以表示连接到vcsel的阴极端的接触区。将要连接到vcsel的阳极端的内环通过第一金属层电连接。所述第一金属层嵌入在表面下方的绝缘层中。第一金属层在基板上具有接触区域1004。将要连接到vcsel的阴极端的外环通过第二金属层电连接。所述第二金属层同样嵌入所述绝缘层中。第二金属层在基板上具有接触区域1005。所述第一和第二金属层可以作为相同金属层的两个电绝缘部分制造，也可以作为顺序沉积的不同金属层制造。接触区域1004和1005可用作接线的接线区。因为第一和第二金属层位于表面之下，所以为配置这些环创造了更多的空间。因此可以增加环的密度，并且可以使用更密集的vcsel阵列来创建预定图案(例如不规则图案)的阵列。

图11.1和11.2示出了现有的处理技术。在外延生长工艺中，在n型基片1104上形成n型dbr反射区域1103、mqw有源区域1102和p型dbr反射区域1101。vcsel或vcsel阵列可以基于外延结构来制造。在图11.2中，区域1105通过离子注入创建。注入的离子产生晶格空缺(crystalvacancies)，对结构造成损伤，使注入区域不导电。离子注入通常用于在vcsel周围形成用于将vcsel与芯片上的其他器件电隔离的隔离沟道。

图12示出了根据本发明的示例性vcsel阵列1200的截面图。vcsel阵列1200最初包括vcsel1、2和3。在沉积金属层1202以电连接vcsel之前，将离子注入vcsel2的dbr反射器区域。离子注入会损坏或禁用vcsel。因此，离子注入方法可用于禁用选定数量的vcsel并使剩余的vcsel形成预定图案，包括不规则图案。例如，在vcsel阵列1200的制造过程中，利用光刻技术，可以创建对应于要禁用的vcsel的窗口。然后进行离子注入。然后沉积金属层1202。金属层1202连接全部vcsel的接触区，而不管该vcsel是否被禁用。因此，金属层1202与任何图案的阵列一起工作。当经由阳极端1202和阴极端1203施加电流时，vcsel阵列1200通电。因此，无论最终要制造不规则图案如何，除了离子注入步骤外，制造过程中使用的其他掩模和步骤保持相同。因此，本发明具有降低成本和缩短周转时间的优点。

虽然本发明是通过具体实施例进行说明的，本领域技术人员应当明白，在不脱离本发明范围的情况下，还可以对本发明进行各种变换及等同替代。因此，本发明不局限于所公开的具体实施例。此外，本发明的后附权利要求应理解为覆盖落入本发明范围的任何和全部应用，变换和实现方式。