芯片封装结构的制作方法

本发明涉及一种封装结构，特别是涉及一种芯片封装结构。

背景技术：

在芯片封装结构中，为了提供芯片或是系统的静电放电防护功能，在不增加芯片封装结构的尺寸的情况下，可以将静电放电防护功能整合至芯片或系统封装结构中，例如将具有静电放电防护功能的晶体管整合于系统封装结构中。另外，也可将具有开关控制功能的晶体管整合于系统封装结构中。

在具有封装材料及重分布线路结构层(rdl)的芯片封装结构中，可以在重分布线路结构层设置具有静电放电防护功能或其他功能的晶体管，但当支撑基板被取下后，晶体管失去支撑基板的支撑力，会因封装材料产生的机械应力，导致其功能异常甚至失效。

技术实现要素：

本发明实施例提供一种芯片封装结构，其在重分布线路结构层中设置有晶体管，芯片的位置被作为晶体管的位置配置的参考。

本发明实施例提供一种芯片封装结构，其在重分布线路结构层中设置有晶体管，并且晶体管的配置位置可使晶体管在支撑基板被取下后受到较小的应力，维持晶体管的功能。

本发明实施例的一种芯片封装结构包括重分布线路结构层、第一芯片、第二芯片以及封装材料。重分布线路结构层包括至少一晶体管。第一芯片及第二芯片设置于重分布线路结构层上，并且与重分布线路结构层电连接。封装材料设置于重分布线路结构层上，具有远离重分布线路结构层的第一表面，并且包覆第一芯片与第二芯片，第一芯片与第二芯片在第一表面上的垂直投影分别为第一投影及第二投影，所述第一投影及所述第二投影分别具有靠近彼此的边缘a11及边缘a12，a11及a12分别为所述第一投影及所述第二投影靠近彼此的边缘所对应的参考号，边缘a11的中心与边缘a12的中心的距离为d1，其中至少一晶体管在第一表面上的垂直投影的位置满足下列条件(1)至条件(2)的其中之一:条件(1):位于边缘a11与距边缘a11的d1/3的位置之间；条件(2):位于距边缘a11的d1/3的位置与2d1/3的位置之间。

本发明实施例的一种芯片封装结构包括重分布线路结构层、第一芯片以及封装材料。重分布线路结构层包括至少一晶体管。第一芯片设置于重分布线路结构层上，并且与重分布线路结构层电连接。封装材料设置于重分布线路结构层上，具有远离重分布线路结构层的第一表面，并且包覆第一芯片。第一芯片在垂直于第一表面的方向上的厚度为t，第一芯片在第一表面上的垂直投影具有四个边缘，四个边缘形成一面积为a的矩形，其中至少一晶体管在第一表面上的垂直投影的位置位于由各别平行四个边缘且距四个边缘的垂直距离为t的四条直线所围成的四边形内，四边形的面积大于a。

本发明实施例的一种芯片封装结构，包括重分布线路结构层、第一芯片、第二芯片、第三芯片、第四芯片以及封装材料。重分布线路结构层包括至少一晶体管。第一芯片、第二芯片、第三芯片及第四芯片阵列排列地设置于重分布线路结构层上，且与重分布线路结构层电连接，其中第一芯片与第三芯片为对角线设置。封装材料设置于重分布线路结构层上，具有远离重分布线路结构层的第一表面，并且包覆第一芯片、第二芯片、第三芯片及第四芯片。第一芯片、第二芯片、第三芯片及第四芯片在第一表面上的垂直投影分别为第一投影、第二投影、第三投影及第四投影，所述第一投影与所述第二投影分别具有靠近彼此的边缘a11及边缘a12，a11及a12分别为所述第一投影及所述第二投影靠近彼此的边缘所对应的参考号，其中边缘a11的中心与边缘a12的中心的距离为d1，所述第一投影与所述第四投影分别具有靠近彼此的边缘a21及边缘a23，a21及a23分别为所述第一投影与所述第四投影靠近彼此的边缘所对应的参考号，所述边缘a21的中心与所述边缘a23的中心的距离为d2，其中在平行于第一投影与第二投影的排列方向上，至少一晶体管在第一表面上的垂直投影的位置满足下列条件(i)至条件(ii)的其中之一:条件(i):位于边缘a11与距边缘a11的d1/3的位置之间；条件(ii):位于距边缘a11的d1/3的位置与2d1/3的位置之间，并且，在平行于第一投影与第四投影的排列方向上，至少一晶体管在第一表面上的垂直投影的位置满足下列条件(a)至条件(b)的其中之一:条件(a):位于边缘a21与距边缘a21的d2/3的位置之间；条件(b):位于距边缘a21的d2/3的位置与2d2/3的位置之间。

为让本发明更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1是本发明第一实施例的芯片封装结构的剖面示意图；

图2是本发明第二实施例的芯片封装结构的剖面示意图；

图3是本发明第三实施例的芯片封装结构的上视图；

图4是本发明第四实施例的完成芯片封装结构后取下支撑基板的示意图；

图5是本发明第五实施例的芯片封装结构中的晶体管设置位置的上视示意图；

图6a为两个芯片在封装材料的远离重分布线路结构层的第一表面的垂直投影示意图；

图6b是本发明第六实施例的芯片封装结构中的晶体管设置位置的上视示意图；

图6c是本发明第七实施例的芯片封装结构中的晶体管设置位置的上视示意图；

图6d是本发明第八实施例的芯片封装结构中的晶体管设置位置的上视示意图；

图6e是本发明第九实施例的芯片封装结构中的晶体管设置位置的上视示意图；

图7a及图7b分别是本发明第十实施例及第十一实施例的芯片封装结构中的晶体管设置位置的上视示意图；

图8a为四个芯片在封装材料的远离重分布线路结构层的第一表面的垂直投影示意图；

图8a-1为将图8a四个芯片的垂直投影示意图分为中央区与周边区的示意图；

图8b是本发明第十二实施例的芯片封装结构中的晶体管设置位置的上视示意图；

图9a至图9c分别为本发明第十三至第十五实施例的芯片封装结构中周边区的晶体管设置位置的上视示意图；

图10a至图10c分别为本发明第十六至第十八实施例的芯片封装结构中中央区的晶体管设置位置的上视示意图；

图11a至图11g分别为本发明第十九至第二十五实施例的芯片封装结构中的晶体管设置位置的上视示意图；

图12为本发明二十六实施例的芯片封装结构中的晶体管设置位置的上视示意图。

符号说明

100a、100b、100c、100d、100e、100f、100g：芯片封装结构

110、110a：重分布线路结构层

112：晶体管

114：导电通孔

116：重分布线路

120、120-a、120-b：芯片

120c、120d、120e、120f、120g：垂直投影

130：封装材料

140：基板

a1、a2、a3、a4：边缘

a11、a12、a21、a23：边缘

b1、b2、b3、b4：直线

a：矩形

b：四边形

aa、ab：面积

a120d、a120e、a120f、a120g：四边形

c1：第一重分布线路

c2：第二重分布线路

di1、di2、di3：介电层

d1、d2：距离

l1、l2：连线

l3、l4：外公切线

pin：接脚

rc：中央区

rp：周边区

s1：封装材料的第一表面

ss：支撑基板

t：厚度

vdd：电压源线路

vss：接地线路

x、y：方向

具体实施方式

请参照图1，图1绘示本发明第一实施例的芯片封装结构的剖面示意图。芯片封装结构100a包括基板140、重分布线路结构层(redistributioncircuitlayer；rdl)110、芯片120及封装材料130。重分布线路结构层110设置于基板140上，重分布线路结构层110包括至少一重分布线路116、电连接重分布线路116的至少一晶体管112以及电连接重分布线路116与晶体管112的多个导电通孔114。芯片120及封装材料130设置于重分布线路结构层110上，芯片120电连接于重分布线路结构层110，封装材料130包覆芯片120。

基板140例如是玻璃基板、硅基板、金属基板、塑胶基板、其组合或其他适合的载板。

重分布线路116包括电压源线路vdd及接地线路vss，晶体管112电连接至电压源线路vdd、接地线路vss及芯片120的引脚端pin。当静电放电现象发生时，设置于重分布线路结构层110中的晶体管112可以快速被导通，并且使静电放电电流被快速的宣泄至电压源线路vdd或接地线路vss，有效进行静电放电防护，并且保护芯片或重分布层中线路不致被损毁。

重分布线路结构层110可包括多个介电层di1、di2及di3，重分布线路116可还包括第一重分布线路c1及第二重分布线路c2，并且以多个导电通孔114电连接。晶体管112可设置于介电层di1、di2或di3的任一层，虽本实施的晶体管112设置于介电层di2，但本发明的实施例并不限制晶体管112设置于重分布线路结构层110中介电层的位置。

第一重分布线路c1及第二重分布线路c2与导电通孔114可以是由相同或相似的金属材料形成，例如铜、铝、银、锡及其合金等，但不限于此。封装材料130包括环氧树脂等，封装材料130具有第一表面s1。

晶体管112可包括薄膜晶体管(thinfilmtransistor；tft)，在一实施例中，晶体管112可以是由多个晶体管形成的晶体管阵列，其中多个晶体管中的多个第一晶体管相互并联耦接，多个晶体管中的多个第二晶体管相互并联耦接。第一晶体管以及第二晶体管用以被导通以宣泄静电放电电流。

除了上述的静电放电功能，整合于系统封装结构中的晶体管112也可以是具有开关控制功能的晶体管。开关控制晶体管可以通过重分布线路116及/或导电通孔114以与芯片120电连接，由此可以对芯片120进行输入信号的调整与选择。本发明并未对设置于重分布线路结构层110中的晶体管112的功能作任何限制。

请参考图2，图2是本发明第二实施例的芯片封装结构的剖面示意图。本实施例的芯片封装结构100b类似于图1的芯片封装结构100a，故图1中所说明过的构件于此便不再赘述。请参照图2，芯片封装结构100b包括设置于重分布线路结构层110a上的芯片120-a及120-b，且芯片120-a及120-b可以通过重分布线路结构层110a而彼此电连接。封装材料130包覆芯片120-a及120-b。在一些实施例，芯片120-a及120-b可以是具有相同功能的芯片。在其他实施例中，芯片120-a及120-b也可以具有不同的功能。举例来说，芯片120-a及120-b包括逻辑芯片、存储器芯片、输入/输出芯片等，然而本发明的实施例并不以此为限。应当理解的是，虽然图2中绘示两个芯片，但在其他实施例中，芯片封装结构中的芯片数量也可以视设计需求而配置多于两个芯片，本发明的实施例并不限制芯片的数量。另外，与图1的第一实施例的芯片封装结构100a有一不同处为图2的实施例中的晶体管112配置于介电层di1中。

芯片封装结构100a(或100b)可以在面板级封装(panel-levelpackage，plp)制作工艺中进行，也就是说，可以在面板阶段完成封装步骤后，再切割成独立的芯片封装结构100a或具有多个独立的芯片封装结构100a的芯片封装结构100b。

接着请参考图3，图3是本发明第三实施例的芯片封装结构的上视图。在面板级封装制作工艺中完成芯片封装结构后，面板级封装的芯片封装结构的上视图如图3所示，在一实施例中，基板的大小可以是370x470mm²(图3仅绘示整个面板级芯片封装结构的1/4)，基板上具有多个芯片封装结构，例如100a、100d、100e、100f，芯片封装结构100a的剖面结构示意图请参考图1。具有封装材料及重分布线路结构的芯片封装结构在制作工艺中会先提供一支撑基板，以对后续的芯片封装结构制作工艺提供足够的支撑力，并在制作工艺完成后取下支撑基板。r1、r2、及r3分别是芯片封装结构100d、100e、及100f于面板上所在的区域。

请参考图4，图4是本发明第四实施例的完成芯片封装结构后取下支撑基板的示意图，关于芯片封装结构100c的说明请参考前述的第一实施例或第二实施例的芯片封装结构100a或100b，在此不再赘述。如图4所示，提供支撑基板ss以进行后续芯片封装结构100c的制作工艺，并在制作工艺完成后取下支撑基板ss，晶体管112可能因失去支撑基板ss的支撑力，而需承受因封装材料130产生的机械应力。在重分布线路结构层110中的不同位置，晶体管112所受到的应力也会不相同，也就是说，晶体管112于重分布线路结构层110中的位置与其所受到的上述应力的大小相关。

本发明后续将以实施例来说明以芯片封装结构中芯片的位置作为参考，来设置重分布线路结构层中的晶体管，使晶体管所在的位置能使其受到相对较小的应力。

图5是本发明第五实施例的芯片封装结构中的晶体管112设置位置的上视示意图。此实施例中以芯片封装结构具有单一个芯片进行说明，例如图3的区域r1中的芯片封装结构100d。芯片封装结构100d的相关构件请参考图1的100a，在此不再赘述。请同时参考图1及图5，设置于重分布线路结构层110上的封装材料130具有远离重分布线路结构层110的第一表面s1，芯片120在垂直于第一表面s1的方向上具有厚度t(请参考图1)，图5标示了芯片120在第一表面s1上的垂直投影120c，且芯片120在第一表面s1上的垂直投影120c具有第一边缘a1、第二边缘a2、第三边缘a3及第四边缘a4，四个边缘形成一面积为aa的矩形a，其中晶体管112在垂直于第一表面s1上的垂直投影的位置位于由分各别平行上述四个边缘且距上述四个边缘的垂直距离为t的四条直线b1、b2、b3及b4所围成的四边形b内(如图5中虚线所示的四边形)，且四边形b的面积ab大于矩形a的面积aa。

请再参考图3，面板级封装结构的多个芯片封装结构的每一个芯片封装结构100a中的单一芯片120都可如图5的第五实施例所述作为重分布线路结构层110中的晶体管112的位置设置的参考，也就是说，晶体管112在第一表面s1上的垂直投影可落于每一个芯片所对应的四边形b中。

接着对芯片封装结构中具有两个芯片进行晶体管112配置位置的说明，例如图3区域r2中的芯片封装结构100e。图6a为两个芯片在封装材料130的远离重分布线路结构层110的第一表面s1的垂直投影示意图。第一芯片在第一表面s1上的垂直投影为第一投影120d，第二芯片在第一表面s1上的垂直投影为第二投影120e。第一投影120d具有靠近第二投影120e的边缘a11，第二投影120e具有靠近第一投影120d的边缘a12，其中边缘a11的中心与边缘a12的中心的距离为d1，在平行于第一投影120d与第二投影120e的排列方向(x方向)，设置于重分布线路结构层110中的晶体管112在第一表面s1上的垂直投影的位置满足下列条件(1)至条件(2)的其中之一:

条件(1):位于边缘a11与距边缘a11的d1/3的位置之间，

条件(2):位于距边缘a11的d1/3的位置与2d1/3的位置之间。

若晶体管112在第一表面s1上的垂直投影的位置满足条件(1)，则晶体管112在第一表面s1上的垂直投影的位置也可以同时位于边缘a12与距边缘a12的d1/3的位置之间。

上述的条件(2)，也可以表示为：晶体管112在第一表面s1上的垂直投影的位置可位于距边缘a12的d1/3的位置与2d1/3的位置之间。

另外，在垂直于第一投影120d与第二投影120e的排列方向(即方向y)，设置于重分布线路结构层110中的晶体管112在第一表面s1上的垂直投影的位置位于边缘a11与边缘a12对应的两端点的连线l1及l2之间。

接着列举实施例说明以具有两个芯片的芯片封装结构中的芯片位置作为参考，来设置重分布线路结构层中的晶体管。

图6b是本发明第六实施例的芯片封装结构中的晶体管112设置位置的上视示意图。图6b的第六实施例满足上述的条件(1)，晶体管112在第一表面s1上的垂直投影的位置可分别位于边缘a11与距边缘a11的d1/3的位置之间、或位于边缘a12与距边缘a12的d1/3的位置之间。或者，可同时位于边缘a11与距边缘a11的d1/3的位置之间及位于边缘a12与距边缘a12的d1/3的位置之间。

图6c是本发明第七实施例的芯片封装结构中的晶体管112设置位置的上视示意图。图6c的第七实施例满足上述的条件(2)，晶体管112在第一表面s1上的垂直投影的位置可位于距边缘a11的d1/3的位置与2d1/3的位置之间；换句话说，晶体管112在第一表面s1上的垂直投影的位置可位于距边缘a12的d1/3的位置与2d1/3的位置之间。

图6d是本发明第八实施例的芯片封装结构中的晶体管112设置位置的上视示意图。图6d的第八实施例可参考如上述图5的第五实施例及图6b的第六实施例，在图6d的第八实施例中，晶体管112在第一表面s1上的垂直投影的位置可同时如图5的第五实施例及图6b的第六实施例的说明。

图6e是本发明第九实施例的芯片封装结构中的晶体管112设置位置的上视示意图。图6e的第九实施例可参考如上述图5的第五实施例及图6c的第七实施例，在图6e的第九实施例中，晶体管112在第一表面s1上的垂直投影的位置可同时如图5的第五实施例及图6c的第七实施例的说明。

图7a及图7b分别是本发明第十实施例及第十一实施例的芯片封装结构中的晶体管112设置位置的上视示意图。在这些实施例中仍以芯片封装结构具有两个芯片进行晶体管112配置位置的说明。图7a及图7b中的芯片封装结构100e的构件请参考图1及图2的芯片封装结构100a与100b，在此不再赘述。图7a及图7b的芯片封装结构100e与图6a的芯片封装结构100e相似，不同的是第一投影120d与第二投影120e的大小不同，与图6a相同的构件不再重复叙述。第一投影120d与第二投影120e分别具有靠近彼此但长度不相同的边缘a11及边缘a12，边缘a11的中心与边缘a12的中心的距离为d1，晶体管112在第一表面s1上的垂直投影位于边缘a11、边缘a12及第一投影120d与第二投影120e的两条外公切线l3及l4所形成的一四边形的范围内。而在平行于第一投影120d与第二投影120e的排列方向(x方向)，晶体管112在第一表面s1上的垂直投影的位置则满足如图6a的说明中的条件(1)至条件(2)的其中之一(请参考图6b的第六实施至图6e的第九实施例)。

另外，也可各自分别以单个第一芯片或单个第二芯片的位置来作为设置晶体管112的参考，请参考图5的第五实施例的说明，在此不再重复叙述。

请继续参考图7a，此实施例中的晶体管112在第一表面s1上的垂直投影的位置满足上述条件(2)，也就是说，在平行于第一投影120d与第二投影120e的排列方向(x方向)，晶体管112在第一表面s1上的垂直投影的位置可位于距边缘a11的d1/3的位置与2d1/3的位置之间；换句话说，晶体管112在第一表面s1上的垂直投影的位置可位于距缘a12的d1/3的位置与2d1/3的位置之间。在垂直于第一投影120d与第二投影120e的排列方向(y方向)，则介于第一投影120d及第二投影120e的两条外公切线l3及l4的范围内。

请接着参考图7b，此实施例中的晶体管112在第一表面s1上的垂直投影的位置满足上述条件(1)，也就是说，在平行于第一投影120d与第二投影120e的排列方向(x方向)，晶体管112在第一表面s1上的垂直投影的位置同时位于边缘a11与距边缘a11的d1/3的位置之间及位于边缘a12与距边缘a12的d1/3的位置之间。在垂直于第一投影120d与第二投影120e的排列方向(y方向)，则介于第一投影120d及第二投影120e的两条外公切线l3及l4的范围内。

接着对芯片封装结构中具有四个芯片进行晶体管配置位置的说明，请同时参考图3及图8a，具有四个芯片的芯片封装结构如图3区域r3中的芯片封装结构100f所示，其中每一个别芯片的封装结构可参考图1的100a，在此不再重复叙述。图8a为四个芯片在封装材料130的远离重分布线路结构层110的第一表面s1的垂直投影示意图。第一芯片在第一表面s1上的垂直投影为第一投影120d、第二芯片在第一表面s1上的垂直投影为第二投影120e、第三芯片在第一表面s1上的垂直投影为第三投影120f、第四芯片在第一表面s1上的垂直投影为第四投影120g。第一投影120d、第二投影120e、第三投影120f及第四投影120g成矩阵排列，且第一投影120d与第三投影120f为对角线设置，第二投影120e与第四投影120g为对角线设置。第一投影120d与第二投影120e分别具有靠近彼此的边缘a11及边缘a12，第一投影120d与第四投影120g分别具有靠近彼此的边缘a21及边缘a23。其中边缘a11的中心与边缘a12的中心的距离为d1，边缘a21的中心与边缘a23的中心的距离为d2，其中d1与d2可为相同或不同。

为方便说明，将图8a的四个芯片的垂直投影示意图分为中央区rc与周边区rp，如图8a-1所示。图8a-1为将图8a四个芯片的垂直投影示意图分为中央区rc与周边区rp的示意图。在具有四个芯片的芯片封装结构中，晶体管112的配置位置可以以四个芯片的任一个别芯片、中央区rc与周边区rp来进行说明。

图8b是本发明第十二实施例的芯片封装结构中的晶体管112设置位置的上视示意图。请同时参考图5、图8a及图8b，图8b的芯片封装结构100f具有与图8a相同配置的四个芯片，每一个芯片都可单独作为重分布线路结构层110中的晶体管112的位置配置的参考，如图5的第五实施例的说明。也就是说，晶体管112在垂直于第一表面s1上的垂直投影的位置可位于如图8b中的虚线所围成的四边形a120d、a120e、a120f及a120g的范围内。其中四边形a120d、a120e、a120f及a120g与第一投影120d、第二投影120e、第三投影120f及第四投影120g的关系请参考图5中的矩形a与四边形b的说明。

接着说明晶体管112在图8a-1中的周边区rp的配置，请同时参考图8a及图8a-1，图8a为四个芯片在封装材料130的远离重分布线路结构层110的第一表面s1的垂直投影示意图。图8a中的四个芯片可以以相邻的一对芯片的位置来作为设置晶体管112的参考，四个矩阵排列的芯片则可以分别以相邻的四对芯片来作为设置晶体管112的位置的参考(例如分别以第一芯片及第二芯片、以第一芯片及第四芯片、以第二芯片及第三芯片或以第三芯片及第四芯片的置来作为设置晶体管112的参考)，如图8a-1中的周边区rp所示。以周边区rp任一对相邻的芯片作为晶体管112的位置配置的参考，如图6a的实施例六到图6e的实施例九的说明，在此不再重复叙述。需加以说明的是，边缘a11的中心与边缘a12的中心的距离为d1，边缘a21的中心与边缘a23的中心的距离为d2，d1与d2可以相同也可以不同。另外，在平行于第一投影120d与第二投影120e的排列方向(x方向)，或在平行于第一投影120d与第四投影120g的排列方向(y方向)上，晶体管112的设置方式可以相同或不同，本发明实施例并未对不同两个方向的晶体管112配置方式进行限制。

上述说明是以相邻的第一芯片及第二芯片、相邻的第一芯片及第四芯片分别作为一对芯片进行说明晶体管112的设置位置。若以相邻的第二芯片及第三芯片、相邻的第三芯片及第四芯片分别作为一对芯片则可同理推得晶体管112的设置位置，在此不再赘述。

接着列举实施例说明以具有矩阵排列的四个芯片的芯片封装结构的芯片位置作为参考，在上述周边区rp中设置重分布线路结构层110中的晶体管112。

图9a至图9c分别为本发明第十三至第十五实施例的芯片封装结构中周边区rp的晶体管112设置位置的上视示意图。

在图9a的第十三实施例中，以沿x方向排列的上述周边区rp的两个芯片作为位置配置的参考的晶体管112，其满足上述条件(1)的配置方式，而以沿y方向排列的上述周边区rp的两个芯片作为位置配置的参考的晶体管112，其满足上述实施例中的条件(2)的配置方式。

在图9b的第十四实施例中，以沿x方向排列的上述周边区rp的两个芯片作为位置配置的参考的晶体管112，其满足上述条件(2)的配置方式，而以沿y方向排列的上述周边区rp的两个芯片作为位置配置的参考的晶体管112，其满足上述实施例中的条件(2)的配置方式。

在图9c的第十五实施例中，以沿x方向排列的上述周边区rp的两个芯片作为位置配置的参考的晶体管112，其满足上述条件(1)的配置方式，而以沿y方向排列的上述周边区rp的两个芯片作为位置配置的参考的晶体管112，其满足上述实施例中的条件(1)的配置方式。

接着说明图8a-1中的中央区rc的晶体管112的配置。请同时参考图8a及图8a-1，在平行于第一投影120d与第二投影120e的排列方向上(即x方向)，晶体管112在第一表面s1上的垂直投影的位置满足下列条件(i)及条件(ii)的其中之一:

条件(i):位于边缘a11与距边缘a11的d1/3的位置之间，

条件(ii):位于距边缘a11的d1/3的位置与2d1/3的位置之间，

并且，在平行于第一投影120d与第四投影120g的排列方向上(即y方向)，晶体管112在所述第一表面s1上的垂直投影的位置满足下列条件(a)及条件(b)的其中之一:

条件(a):位于边缘a21与距边缘a21的d2/3的位置之间，

条件(b):位于距边缘a21的d2/3的位置与2d2/3的位置之间。

若晶体管112在第一表面s1上的垂直投影的位置满足条件(i)，晶体管112在第一表面s1上的垂直投影的位置也可以同时位于边缘a12与距边缘a12的d1/3的位置之间。同理，若晶体管112在第一表面s1上的垂直投影的位置满足条件(a)，晶体管112在第一表面s1上的垂直投影的位置也可以同时位于边缘a23与距边缘a23的d2/3的位置之间。

若晶体管112在第一表面s1上的垂直投影的位置满足条件(ii)，换句话说，晶体管112在第一表面s1上的垂直投影的位置可位于距边缘a12的d1/3的位置与2d1/3的位置之间。若晶体管112在第一表面s1上的垂直投影的位置满足条件(b)，换句话说，晶体管112在第一表面s1上的垂直投影的位置可位于距边缘a23的d2/3的位置与2d2/3的位置之间。

接着列举实施例说明以具有矩阵排列的四个芯片的芯片封装结构的芯片位置作为参考，在上述中央区rc中设置重分布线路结构层110中的晶体管112。

图10a至图10c分别为本发明第十六至第十八实施例的芯片封装结构中中央区rc的晶体管112设置位置的上视示意图。

其中，图10a的第十六实施例所示为满足上述条件(ii)及条件(b)的晶体管112配置位置示意图。

其中，图10b的第十七实施例所示为满足上述条件(i)及条件(b)的晶体管112配置位置示意图。

其中，图10c的第十八实施例所示为满足上述条件(ii)及条件(a)的晶体管112配置位置示意图。

接着列举实施例说明以具有矩阵排列的四个芯片的芯片封装结构的芯片位置作为参考，同时在上述中央区rc及周边区rp中设置重分布线路结构层110中的晶体管112。

图11a至图11g分别为本发明第十九至第二十五实施例的芯片封装结构中的晶体管112设置位置的上视示意图。

请参考图11a，图11a的第十九实施例的晶体管112的配置如图8b的第十二实施例与图10c的第十八实施例(中央区rc)的晶体管112的配置。

请参考图11b，图11b的第二十实施例的晶体管112的配置如图8b的第十二实施例、周边区rp在y方向如条件(2)、及中央区rc如图10c的第十八实施例的晶体管112的配置。

请参考图11c，图11c的第二十一实施例的晶体管112的配置如图8b的第十二实施例、图9b的第十四实施例(周边区rp)及图10a的第十六实施例(中央区rc)的晶体管112的配置。

请参考图11d，图11d的第二十二实施例的晶体管112的配置如图8b的第十二实施例、图9b的第十四实施例(周边区rp)的晶体管112的配置。

请参考图11e，图11e的第二十三实施例的晶体管112的配置如图9a的第十三实施例(周边区rp)及图10c的第十八实施例(中央区rc)的晶体管112的配置。

请参考图11f，图11f的第二十四实施例的晶体管112的配置如图9b的第十四实施例(周边区rp)及图10a的第十六实施例(中央区rc)的晶体管112的配置。

请参考图11g，图11g的第二十五实施例的晶体管112的配置如图9c第十五的实施例十五(周边区rp)及图10a的第十六实施例(中央区rc)的晶体管112的配置。

本发明上述实施例最多以芯片封装结构中的四个芯片进行晶体管配置的说明，但本发明不限于此，不同数目(大于四)的芯片可参考上述实施例，如单个芯片、两个芯片、四个芯片的说明进行组合，而获得重分布线路结构层中的晶体管的适当的位置配置。

请参考图12，图12为本发明第二十六实施例的芯片封装结构中的晶体管112设置位置的上视示意图。在图12的第二十六此实施例中，芯片封装结构100g具有三个芯片。第一芯片在第一表面s1上的垂直投影为第一投影120d，第二芯片在第一表面s1上的垂直投影为第二投影120e及第三芯片在第一表面s1上的垂直投影为第三投影120f。此实施例的第一投影120d、第二投影120e及第三投影120f的中心形成一三角形且三个芯片在第一表面s1上的垂直投影的大小可以相同也可不同。

图12的第二十六实施例可将三个芯片分别以两个芯片作为晶体管112的位置设置的参考。例如分别以第一芯片及第二芯片、以第二芯片及第三芯片、或以第三芯片及第一芯片作为晶体管112的位置设置的参考，晶体管112的适当位置可为上述三种情形的任何其中之一或任意组合。

请再参考图12的第二十六实施例，其中第一投影120d及第二投影120e的排列方式如图6所示。若以第一芯片及第二芯片的的位置作为晶体管112位置设置的参考，则重分布线路结构层110中的晶体管112的位置可参考图5的第五实施例及图6a的第六实施例至图6e的第九实施例的说明，在此不再赘述。

在图12的第二十六实施例中，第一投影120d及第三投影120f，或第二投影120e及第三投影120f的排列则相似于图7a与图7b所示，若以第一芯片及第三芯片，或第二芯片及第三芯片的位置作为晶体管112的位置设置的参考，则重分布线路结构层110中的晶体管112的位置可参考图5的第五实施例及图7a的第十实施例至图7b的第十一实施例的说明，在此不再赘述。

综上所述，本发明实施例提供一种芯片封装结构，其在重分布线路结构层中设置有晶体管，并且晶体管的配置位置可以使晶体管在支撑基板被取下后受到较小的应力，维持晶体管的功能。

虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。