金属栅功函数的调节方法及MOSFET的制备方法与流程

本发明涉及半导体技术领域，具体而言，涉及一种金属栅功函数的调节方法及mosfet的制备方法。

背景技术：

对于使用hkmg技术制造的mosfet来说，改变阈值电压需要改变栅极金属功函数，即

对于mosfet，改变栅极金属功函数的一个传统方法是增加栅极金属的厚度。这种厚度和栅极功函数的关系在某些厚度区间之内可以认为是近似线性的。

因此对于nmos和pmos来说，需要分别淀积两种不同厚度的功函数金属。以满足阈值电压的需要。

现有技术中mosfet的置换金属栅(rmg)栅极部分的工艺流程如图1至图6所示，通常包括以下步骤：在衬底10＇顺序形成栅介质层20＇和盖帽层30＇，如图1所示，然后在pmos和nmos栅极区域淀积一层刻蚀阻挡层40＇(一般为tan)，如图2所示；之后，在刻蚀阻挡层40＇上淀积相同厚度的p型功函数金属50＇(例如tin)，如图3所示，再通过刻蚀的手段去除nmos上多余的p型功函数金属50＇，如图4所示；然后沉积相同厚度的n型功函数金属60＇(如tial)，如图5所示；最后沉积粘附层70＇和连接层80＇，如图6所示。如果设计中需要更多不同的阈值电压，那么多次重复p型功函数金属的沉积流程即可。不难发现，这种做法会在pmos的栅极上沉积一层多余的n型功函数金属，增加了栅极的厚度。若是另行去除则会增加一道光刻程序，无形中增加了成本。

技术实现要素：

本发明的主要目的在于提供一种金属栅功函数的调节方法及mosfet的制备方法，以解决现有技术中调节金属栅功函数而导致的整体栅极厚度增大的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种金属栅功函数的调节方法，包括以下步骤：s1，提供表面具有第一栅介质层和第二栅介质层的衬底，第一栅介质层和第二栅介质层位于衬底的不同区域上；s2，分别在第一栅介质层和第二栅介质层上沿远离衬底的方向顺序形成tan层和tin层，然后去除位于第一栅介质层上的tin层，第一栅介质层上的tan层具有远离的衬底的第一表面，第二栅介质层上的tin层具有远离的衬底的第二表面；s3，分别在第一表面和第二表面上形成tial层后去除各tial层。

进一步地，在步骤s1和步骤s2之间，调节方法还包括分别在第一栅介质层和第二栅介质层上形成盖帽层的步骤。

进一步地，形成盖帽层的材料为tin。

进一步地，盖帽层的厚度≤1.5nm。

进一步地，tan层的厚度为1～1.5nm。

进一步地，tin层的厚度小于4nm。

进一步地，在步骤s2中，采用原子层沉积工艺顺序形成tan层和tin层，形成tan层的步骤与形成tin层的步骤之间的时间间隔≥2h。

进一步地，tial层的厚度为4～5nm。

进一步地，第一栅介质层和第二栅介质层均为hfo2层。

根据本发明的另一方面，提供了一种mosfet的制备方法，包括以下步骤：提供具有第一源/漏区和第二源/漏区的衬底，在位于第一源/漏区之间的衬底表面形成第一栅介质层，并在位于第二源/漏区之间的衬底表面形成第二栅介质层；采用上述任一种的调节方法分别形成位于第一栅介质层和第二栅介质层上的金属功函数层堆叠，第一栅介质层上的金属功函数层堆叠具有远离的衬底的第一表面，第二栅介质层上的金属功函数层堆叠具有远离的衬底的第二表面；分别在第一表面和第二表面沿远离衬底的方向顺序形成粘附层和连接层，以形成位于第一栅介质层上的第一栅堆叠结构和位于第二栅介质层上的第二栅堆叠结构，第一源/漏区、第一栅介质层和第一栅堆叠结构构成nmos晶体管，第二源/漏区、第二栅介质层和第二栅堆叠结构构成pmos晶体管。

应用本发明的技术方案，由于实验揭示在tin层上沉积tial，薄膜的整体功函数会下降到4.2～4.3左右，去除tial则薄膜的整体功函数会恢复到4.7～4.8；而在薄tan(约为1nm)上沉积tial，薄膜的整体功函数也会下降到4.2～4.3左右，但去除去tial后薄膜的整体功函数仍会保持在该区间而不会恢复至之前的数值。因此本发明提供了一种金属栅功函数的调节方法，利用tin和tan这种不同的性质，整体除去nmos和pmos中的n型功函数金属tial，从而在除去nmos中功函数金属tial的同时能够使nmos的功函数保持调节后的状态不变，使得栅极厚度明显减小。同时，p型功函数金属tin无需对tial的低功函数进行补偿，使pmos栅极厚度还可以进一步减小。

附图说明

构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了在现有技术中所提供的金属栅功函数的调节方法中，在衬底顺序形成栅介质层和盖帽层后的基体立体结构示意图；

图2示出了在图1所示的pmos和nmos栅极区域淀积一层刻蚀阻挡层后的基体立体结构示意图；

图3示出了在图2所示的刻蚀阻挡层上淀积相同厚度的p型功函数金属后的基体立体结构示意图；

图4示出了去除图3所示的nmos上多余的p型功函数金属后的基体立体结构示意图；

图5示出了在图4所示的基体上沉积相同厚度的n型功函数金属后的基体立体结构示意图；

图6示出了在图5所示的n型功函数金属上沉积粘附层和连接层后的基体立体结构示意图；

图7示出了在本申请实施方式所提供的金属栅功函数的调节方法中，在第一栅介质层和第二栅介质层上形成盖帽层后的基体立体结构示意图；

图8示出了分别在图7所示的第一栅介质层和第二栅介质层上形成tan层后的基体立体结构示意图；

图9示出了分别在图8所示的各tan层上分别形成tin层后的基体立体结构示意图；

图10示出了去除位于图9所示的第一栅介质层上的tin层后的基体立体结构示意图；

图11示出了分别在图10所示的第一表面和第二表面上形成tial层后的基体立体结构示意图；

图12示出了去除图11所示的各tial层后的基体立体结构示意图；

图13示出了分别在图12所示的第一表面和第二表面形成粘附层和连接层后的基体立体结构示意图。

其中，上述附图包括以下附图标记：

10＇、衬底；20＇、栅介质层；30＇、盖帽层；40＇、刻蚀阻挡层；50＇、p型功函数金属；60＇、n型功函数金属；70＇、粘附层；80＇、连接层；10、衬底；210、第一栅介质层；220、第二栅介质层；30、盖帽层；40、tan层；50、tin层；60、tial层；70、粘附层；80、连接层。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术中所介绍的，现有技术中调节金属栅功函数而导致的整体栅极厚度增大。本发明的发明人针对上述问题进行研究，提出了一种金属栅功函数的调节方法，如图7至图13所示，包括以下步骤：s1，提供表面具有第一栅介质层210和第二栅介质层220的衬底10，第一栅介质层210和第二栅介质层220位于衬底10的不同区域上；s2，分别在第一栅介质层210和第二栅介质层220上沿远离衬底10的方向顺序形成tan层40和tin层50，然后去除位于第一栅介质层210上的tin层50，第一栅介质层210上的tan层40具有远离的衬底10的第一表面，第二栅介质层220上的tin层50具有远离的衬底10的第二表面；s3，分别在第一表面和第二表面上形成tial层60后去除各tial层60。

由于实验揭示在tin层上沉积tial，薄膜的整体功函数会下降到4.2～4.3左右，去除tial则薄膜的整体功函数会恢复到4.7～4.8；而在薄tan约为1nm上沉积tial，薄膜的整体功函数也会下降到4.2～4.3左右，但去除去tial后薄膜的整体功函数仍会保持在该区间而不会恢复至之前的数值。因此在本发明的上述金属栅功函数的调节方法中，利用tin和tan这种不同的性质，整体除去nmos和pmos中的n型功函数金属tial，从而在除去nmos中功函数金属tial的同时能够使nmos的功函数保持调节后的状态不变，使得栅极厚度明显减小。同时，p型功函数金属tin无需对tial的低功函数进行补偿，使pmos栅极厚度还可以进一步减小。

下面将更详细地描述根据本发明提供的金属栅功函数的调节方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。

首先，执行步骤s1：提供表面具有第一栅介质层210和第二栅介质层220的衬底10，第一栅介质层210和第二栅介质层220位于衬底10的不同区域上，如图7所示。

在上述步骤s1中，形成于衬底10表面的上述第一栅介质层210和上述第二栅介质层220由相同材料制备而成，也可以具有相同的厚度；优选地，上述第一栅介质层210和上述第二栅介质层220均为hfo2层，但并不局限于上述种类，本领域技术人员可以根据现有技术对上述第一栅介质层210和第二栅介质层220的种类进行合理选取。

优选地，在上述步骤s1之后，本发明的上述调节方法还可以包括分别在第一栅介质层210和第二栅介质层220上形成盖帽层30的步骤，如图7所示。本领域技术人员可以根据现有技术对上述盖帽层30的种类进行选择，如该盖帽层30可以为tin。为了避免厚度太大对功函数调节效果的影响，以及厚度太小对其保护作用的影响，优选地，上述盖帽层30的厚度≤1.5nm。

在执行完步骤s1之后，执行步骤s2：分别在第一栅介质层210和第二栅介质层220上沿远离衬底10的方向顺序形成tan层40和tin层50，然后去除位于第一栅介质层210上的tin层50，第一栅介质层210上的tan层40具有远离的衬底10的第一表面，第二栅介质层220上的tin层50具有远离的衬底10的第二表面，如图8至图10所示。

在上述步骤s2中，tan层40作为刻蚀阻挡层，用于防止后续形成各层的过刻蚀对下方第一栅介质层210和第二栅介质层220的影响。为了起到有效地刻蚀阻挡作用，优选地，上述tan层40的厚度为1～1.5nm。

在上述步骤s2中，tin层50为p型功函数金属，用于调节pmos晶体管中栅极的功函数，由于tin层50通过一步沉积分别形成于第一栅介质层210上方的tan层40表面以及第二栅介质层220上方的tan层40表面，因此，通过将位于第一栅介质层210上方的tin层50去除，以减小nmos晶体管中栅极的厚度。并且，为了更为有效地调节调节pmos晶体管中栅极的功函数，优选地，上述tin层50的厚度小于4nm。

在上述步骤s2中，可以采用原子层沉积工艺顺序形成上述tan层40和上述tin层50；为了使去除tial之后nmos功函数能充分固定在4.2～4.3左右，优选地，形成上述tan层40的步骤与形成上述tin层50的步骤之间的时间间隔≥2h。

在执行完步骤s2之后，执行步骤s3：分别在第一表面和第二表面上形成tial层60后去除各tial层60，如图11和图12所示。

由于实验揭示在tin层上沉积tial，薄膜的整体功函数会下降到4.2～4.3左右，去除tial则薄膜的整体功函数会恢复到4.7～4.8；而在薄tan约为1nm上沉积tial，薄膜的整体功函数也会下降到4.2～4.3左右，但去除去tial后薄膜的整体功函数仍会保持在该区间而不会恢复至之前的数值。因此，在上述步骤s3中，利用tin和tan这种不同的性质，在形成tial层60后再整体除去，从而在除去nmos中功函数金属tial的同时能够使nmos的功函数保持调节后的状态不变，进而使得栅极厚度明显减小。

在上述步骤s3中，为了更为有效地调节调节nmos晶体管中栅极的功函数，优选地，tial层60的厚度为4～5nm。

根据本发明的另一方面，还提供了一种mosfet的制备方法，包括以下步骤：提供具有第一源/漏区和第二源/漏区的衬底10，在位于第一源/漏区之间的衬底10表面形成第一栅介质层210，并在位于第二源/漏区之间的衬底10表面形成第二栅介质层220；采用上述的调节方法分别形成位于第一栅介质层210和第二栅介质层220上的金属功函数层堆叠，第一栅介质层210上的金属功函数层堆叠具有远离的衬底10的第一表面，第二栅介质层220上的金属功函数层堆叠具有远离的衬底10的第二表面，如图7至图12所示；分别在第一表面和第二表面沿远离衬底10的方向顺序形成粘附层70和连接层80，以形成位于第一栅介质层210上的第一栅堆叠结构和位于第二栅介质层220上的第二栅堆叠结构，其中，第一源/漏区、第一栅介质层210和第一栅堆叠结构构成nmos晶体管，第二源/漏区、第二栅介质层220和第二栅堆叠结构构成pmos晶体管，形成的mosfet如图13所示。

由于上述制备方法中采用了本发明的上述调节方法分别形成nmos晶体管和pmos晶体管中的金属功函数层堆叠，从而利用tin和tan这种不同的性质，整体除去nmos和pmos中的n型功函数金属tial，从而在除去nmos中功函数金属tial的同时能够使nmos的功函数保持调节后的状态不变，使得栅极厚度明显减小。同时，p型功函数金属tin无需对tial的低功函数进行补偿，使pmos栅极厚度还可以进一步减小。

在上述形成粘附层70的步骤之后，在各粘附层70上形成连接层80，如图13所示。上述连接层80作为导线用于与布线层连接，并能够起到保护晶体管内部结构，阻挡外来强破坏性离子的作用；本领域技术人员可以根据现有技术对上述连接层80的种类进行合理选取，如上述连接层80可以为金属钨层。

根据本发明的另一方面，还提供了一种mosfet，如图13所示，包括具有第一源/漏区和第二源/漏区的衬底10、位于第一源/漏区之间的衬底10表面形成第一栅介质层210以及位于第二源/漏区之间的衬底10表面形成第二栅介质层220，上述mosfet还包括金属功函数层堆叠、粘附层70和连接层80，上述金属功函数层堆叠包括设置于第一栅介质层210上的tan层40以及设置于第二栅介质层220上的tan层40和tin层50，第一栅介质层210上的金属功函数层堆叠具有远离的衬底10的第一表面，第二栅介质层220上的金属功函数层堆叠具有远离的衬底10的第二表面，且上述粘附层70和连接层80沿远离衬底10的方向顺序设置于第一表面和第二表面。

在本发明的上述mosfet中，位于第一栅介质层210上的金属功函数层堆叠、粘附层70和连接层80构成第一栅堆叠结构，位于第二栅介质层220上的金属功函数层堆叠、粘附层70和连接层80构成第二栅堆叠结构，上述第一源/漏区、上述第一栅介质层210和上述第一栅堆叠结构构成nmos晶体管，上述第二源/漏区、上述第二栅介质层220和上述第二栅堆叠结构构成pmos晶体管。

由于本发明的上述mosfet采用了本发明的上述金属栅功函数的调节方法，该调节方法分别形成nmos晶体管和pmos晶体管中的金属功函数层堆叠，从而利用tin和tan这种不同的性质，整体除去nmos和pmos中的n型功函数金属tial，从而在除去nmos中功函数金属tial的同时能够使nmos的功函数保持调节后的状态不变，使得栅极厚度明显减小。同时，p型功函数金属tin无需对tial的低功函数进行补偿，使pmos栅极厚度还可以进一步减小。

从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：

本发明上述利用tin和tan这种不同的性质，整体除去nmos和pmos中的n型功函数金属tial，从而在除去nmos中功函数金属tial的同时能够使nmos的功函数保持调节后的状态不变，使得栅极厚度明显减小。同时，p型功函数金属tin无需对tial的低功函数进行补偿，使pmos栅极厚度还可以进一步减小。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。