封装结构及其制造方法与流程

本发明涉及一种封装结构及其制造方法，尤其涉及一种具有更好的封装性能及可靠度的封装结构及其制造方法。

背景技术：

为了使电子产品实现轻薄短小的设计，半导体封装技术跟着日益进展，以试图发展出小体积、重量轻、高密度以及在市场上具有高竞争力的产品。举例而言，扇出型(fan-out)封装由于其密实度(compactness)而趋于热门。然而，随着这些产品的尺寸减小，如封装可靠度及破裂(cracking)等诸多问题变得极其重要。通过整合扇出型封装改善所提供的可靠度与性能，同时排除半导体晶粒的破裂问题，实为未来封装上的关键因素。

技术实现要素：

据此，本发明直接提供一种封装结构及其制造方法，其中此封装结构增强封装性能与可靠度，同时减少半导体晶粒的破裂问题。

本发明提供一种封装结构，包括半导体晶粒、绝缘密封体、介电层以及重布线路层。半导体晶粒具有主动面、相对于主动面的背面以及配置于主动面上的多个导电凸块。绝缘密封体密封半导体晶粒。重布线路层配置于绝缘密封体上且电性连接至多个导电凸块。介电层配置于绝缘密封体与重布线路层之间，其中介电层密封每一多个导电凸块的至少一部分。

在本发明的一实施例中，上述的介电层的侧壁与绝缘密封体的侧壁以及重布线路层的侧壁对齐。

在本发明的一实施例中，上述的多个导电凸块的高度范围从3微米至20微米。

在本发明的一实施例中，上述的绝缘密封体还覆盖半导体晶粒的所述主动面，多个导电凸块通过绝缘密封体以及介电层密封。

在本发明的一实施例中，上述的介电层完全覆盖绝缘密封体的顶面。

在本发明的一实施例中，上述的封装结构还包括多个导电端子。多个导电端子配置于重布线路层上，其中多个导电端子经由重布线路层电性连接至多个导电凸块。

本发明还提供一种封装结构的制造方法。方法至少包括以下步骤。提供载板。形成粘着层于载板上。接合半导体晶粒于粘着层上，其中半导体晶粒具有主动面、相对于主动面的背面以及配置于主动面上的多个导电凸块。半导体晶粒以面朝下的方式接合于粘着层上，以使多个导电凸块面向粘着层。形成绝缘密封体于粘着层上以密封半导体晶粒。剥离载板，使得粘着层从半导体晶粒以及绝缘密封体上分离。形成介电层于绝缘密封体上以覆盖半导体晶粒的主动面以及绝缘密封体。形成重布线路层于介电层及半导体晶粒上，其中重布线路层电性连接至多个导电凸块。

在本发明的一实施例中，上述的绝缘密封体的顶面与半导体晶粒的主动面形成共面。

在本发明的一实施例中，上述的制造方法形成介电层后，执行介电层的薄化步骤，直到介电层的顶面与多个导电凸块的顶面共面。

在本发明的一实施例中，上述的制造方法在薄化步骤后，多个导电凸块的高度范围从3微米至20微米。

在本发明的一实施例中，上述的制造方法形成介电层以完全覆盖所述绝缘密封体的顶面，以使介电层将所述重布线路层与绝缘密封体分开。

在本发明的一实施例中，上述的介电层的侧壁与绝缘密封体的侧壁以及重布线路层的侧壁对齐。

基于上述，本发明所形成的封装结构中半导体晶粒具有通过介电层密封或通过介电层以及绝缘密封体密封的多个导电凸块。此外，半导体晶粒的背面及侧壁通过绝缘密封体密封及保护。因此，可改善封装的可靠度及性能，且减少了晶粒破裂的问题。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1a至图1h是依据本发明一实施例的封装结构的制造方法的剖面示意图。

图2a至图2f是依据本发明另一实施例的封装结构的制造方法的剖面示意图。

【符号说明】

10、20：封装结构

101：载板

103：粘着层

105：半导体晶粒

105a：半导体基板

105b：接触接垫

105c：保护层

105d：后保护层

105e：导电凸块

105t、108t、110t：顶面

108：绝缘密封体

110、112a：介电层

112：重布线路层

112b：导电层

112c：导电接垫

114：导电端子

as：主动面

bs：背面

sw：侧表面

dl：切割线

具体实施方式

下文将会附加标号以对本发明较佳实施例进行详细描述，并以附图说明。在可能的情况下，相同或相似的构件在附图中将以相同的标号显示。

图1a至图1h是依据本发明一实施例的封装结构的制造方法的剖面示意图。

请参照图1a，提供载板101。在一些实施例中，载板101可以由硅、聚合物或其他适宜材料所制成。在一些其他实施例中，载板101可以是玻璃基板或玻璃支撑板。其他合适的基板材料也可以被使用作为载板101，只要所述材料能够承载在其之上所形成的封装结构且能够承受后续的制造即可。如图1a所示，于载板101上形成粘着层103，以增强载板101与随后形成于其上的其他结构之间的粘着力，并改善制造过程中整个封装结构的刚性。在某些实施例中，粘着层103可以是光热转换(lighttoheatconversion,lthc)黏着层，其可以在室温下通过施加激光而从载板101上剥离。然而，本发明不限于此。在一些替代的实施例中，可以视需求而使用其他类型适宜的粘着层。

请参照图1b，于载板101上形成粘着层103后，可以于载板101上配置至少一半导体晶粒105。在所示的实施例中，于粘着层103上接合半导体晶粒105。虽然图中仅示出两个半导体晶粒105，但应注意的是，于本发明并不加以限制半导体晶粒105的数量，且前述的数量可以基于需求做调整。每一半导体晶粒105可以包括半导体基板105a、多个接触接垫105b、保护层105c、后保护层105d以及多个导电凸块105e。于半导体基板105a上配置多个接触接垫105b。保护层105c被配置于半导体基板105a上且具有暴露出部分接触接垫105b的开口。后保护层105d覆盖保护层105c且具有暴露出至少部分接触接垫105b的多个开口。于开口中配置多个导电凸块105e，以覆盖被暴露出的部分接触接垫105b。

半导体晶粒105具有主动面as以及相对于主动面as的背面bs。于半导体晶粒105的主动面as上配置多个导电凸块105e。在一些实施例中，半导体晶粒105可以以面朝下的方式接合粘着层103，以使多个导电凸块105e面向粘着层103。如图1b所示，于接合期间，多个导电凸块105e部分陷入粘着层103中。在一些实施例中，多个导电凸块105e的高度约为20微米(micrometer,μm)至50微米，而多个导电凸块105e的5微米至10微米可以陷入粘着层103中。换句话说，粘着层103与半导体晶粒105的主动面as之间存在间隙。

请参照图1c，于粘着层103上接合半导体晶粒105后，于粘着层103上形成绝缘密封体108，以覆盖及密封半导体晶粒105。绝缘密封体108至少覆盖半导体晶粒105的背面bs及侧表面sw。在一些实施例中，绝缘密封体108可以完全覆盖半导体晶粒105的背面bs。在某些实施例中，形成绝缘密封体108，以填入粘着层103与半导体晶粒105的主动面as之间的间隙中，使得多个导电凸块105e被绝缘密封体108所密封。绝缘密封体108可以经由模塑制造(moldingprocess)形成。举例而言，绝缘密封体108的材料可以包括环氧树脂(epoxyresin)或其它适宜的聚合物材料。在一些其他的实施例中，绝缘密封体108可以包括分布在环氧树脂或其它适宜的聚合物材料中的填充物。填充物的材料包括二氧化硅、氧化铝或其它适宜的材料。填充物能够增强绝缘密封体108的机械强度，使绝缘密封体108可以良好地保护半导体晶粒105。

请参照图1d，于粘着层103上形成绝缘密封体108后，载板101与粘着层103从绝缘密封体108以及半导体晶粒105上剥离或分离。在一些实施例中，通过对粘着层103(如lthc离型层)照射紫外光激光，可以使在其上形成的其他元件从粘着层103以及载板101上剥离。在剥离制造之后，暴露出多个导电凸块105e，且通过绝缘密封体108覆盖半导体晶粒105的主动面as。此外，多个导电凸块105e从绝缘密封体108向外凸起。

请参照图1e，载板101与粘着层103剥离后，于绝缘密封体108上形成介电层110，以覆盖多个导电凸块105e。在一些实施例中，介电层110覆盖绝缘密封体108的顶面108t以及多个导电凸块105e的顶面105t。举例而言，介电层110可以完全覆盖绝缘密封体108的顶面108t。此外，介电层110填充多个导电凸块105e之间的间隙。介电层110可以由氧化硅、氮化硅、碳化硅、氮氧化硅、聚酰亚胺、苯并环丁烯(benzocyclobutene,bcb)或其他类似者等的非有机或有机介电材料所制成。

请参照图1f，形成介电层110后，执行介电层110的薄化步骤，直到暴露出多个导电凸块105e的顶面105t。薄化制造包括执行机械研磨制造(mechanicalgrindingprocess)、化学机械研磨制造(chemical-mechanicalpolishing,cmp)、蚀刻或其他适宜的制造或其组合。在薄化制造后，多个导电凸块105e的顶面105t实质上与介电层110的顶面110t共面(coplanar)。在一些实施例中，于薄化制造后，多个导电凸块105e的高度范围从3微米至20微米。也就是说，于薄化制造期间，可以稍微研磨到导电凸块105e。如图1f所示，通过介电层110与绝缘密封体108密封多个导电凸块105e的侧壁。

请参照图1g，在薄化介电层110后，于半导体晶粒105与介电层110上形成重布线路层112。在一些实施例中，重布线路层112包括交替形成的多个介电层112a和多个导电层112b。多个介电层112a可以由氧化硅、氮化硅、碳化硅、氮氧化硅、聚酰亚胺、苯并环丁烯(benzocyclobutene,bcb)或其他类似者等的非有机或有机介电材料所制成，但本发明不限于此。多个导电层112b可以由铜、铝、镍或其他适宜的导电材料所制成，但本发明不限于此。

如图1g所示，重布线路层112电性连接至半导体晶粒105。此外，导电层112b电性连接至半导体晶粒105的多个导电凸块105e。在所示的实施例中，图中示出了四层介电层112a以及三层导电层112b，然而，本发明不限于此。在一些替代的实施例中，介电层112a与导电层112b的数量可以基于产品设计做调整。在一些实施例中，重布线路层112中最上方的介电层112a可以包括多个导电接垫112c配置于其上。举例而言，导电接垫112c是凸块底金属(underbumpmetallurgy,ubm)图案，以用于置球(ballmount)。在一些其他实施例中，会省略导电接垫112c(ubm图案)。在一些实施例中，介电层110将重布线路层112与绝缘密封体108分开。

在形成重布线路层112后，于重布线路层112上可选择性地配置多个导电端子114。多个导电端子114经由重布线路层112电性连接至多个导电凸块105e。在一些实施例中，导电端子114可以包括锡球或焊球，然而，本发明不限于此。在某些实施例中，可以通过执行置球制造或回焊制造来形成导电端子114。

请参照图1h，于重布线路层112上形成多个导电端子114后，沿着切割线dl(如图1g所示)执行切割制造，以切割整个晶片结构或面板结构(切穿绝缘密封体108、介电层110以及重布线路层112)，而构成多个封装结构10。在切割制造后，介电层110的侧壁与绝缘密封体108的侧壁以及重布线路层112的侧壁对齐。在示例性的实施例中，切割制造为包括机械刀片锯切(mechanicalbladesawing)或激光切割的晶片切割制造或面板切割制造。

在完整的结构中，通过绝缘密封体108覆盖每一封装结构10的半导体晶粒105的背面bs。因此，可以达到较好地保护晶粒背面，且可避免水气渗透。此外，通过介电层110以及绝缘密封体108密封多个导电凸块105e。并且，多个导电凸块105e与介电层110的顶面(105t/110t)实质上共面。这些特征增强了封装的可靠度与性能，且减少了晶粒破裂的问题。在一实施例中，纵使保护层105c和/或后保护层105d受损，例如是具有低介电常数(lowk)材料所形成的保护层105c和/或后保护层105d，也可以降低半导体晶粒105损坏的可能。

图2a至图2f是依据本发明另一实施例的封装结构的制造方法的剖面示意图。图2a至图2f的实施例与图1a至图1h的实施例类似，因此采用相同的标号来表示相同或近似的元件，故于此不加以赘述。这些实施例的差别在于：于载板101上接合半导体晶粒105的方式。

如图2a所示，于载板101上形成粘着层103后(图1b的步骤)，于载板101上配置多个半导体晶粒105。在所示的实施例中，半导体晶粒105以面朝下的方式接合粘着层103。在半导体晶粒105的接合步骤中，多个导电凸块105e完全陷入粘着层103中。换句话说，粘着层103没有暴露出多个导电凸块105e，且半导体晶粒105的主动面as与粘着层103接触。在一些实施例中，多个导电凸块105e的高度约为20微米至50微米，而多个导电凸块105e完全陷入粘着层103中。因此，没有间隙存在于粘着层103与半导体晶粒105的主动面as之间。

请参照图2b，于粘着层103上接合半导体晶粒105后，于粘着层103上形成绝缘密封体108，以覆盖及密封半导体晶粒105。绝缘密封体108至少覆盖半导体晶粒105的背面bs及侧表面sw。在一些实施例中，绝缘密封体108可以完全覆盖半导体晶粒105的背面bs。此外，如图2b所示，绝缘密封体108的顶面108t实质上与半导体晶粒105的主动面as形成共面。

请参照图2c，于粘着层103上形成绝缘密封体108后，载板101与粘着层103从绝缘密封体108以及半导体晶粒105上剥离或分离。在剥离制造之后，暴露出多个导电凸块105e。

请参照图2d，载板101与粘着层103剥离后，于绝缘密封体108上形成介电层110，以覆盖多个导电凸块105e。接着，执行介电层110的薄化步骤，直到暴露出多个导电凸块105e的顶面105t。在薄化制造后，多个导电凸块105e的顶面105t实质上与介电层110的顶面110t共面，且多个导电凸块105e的高度范围从3微米至20微米。此外，通过介电层110密封多个导电凸块105e。

请参照图2e，在薄化介电层110后，于半导体晶粒105与介电层110上形成重布线路层112。类似于图1g的实施例，图2e中的重布线路层112包括交替形成的多个介电层112a和多个导电层112b。在一些实施例中，重布线路层112中最上方的介电层112a可以包括多个导电接垫112c配置于其上。举例而言，导电接垫112c是凸块底金属图案，以用于置球。在一些其他实施例中，会省略导电接垫112c(ubm图案)。在形成重布线路层112后，于重布线路层112上可选择性地配置多个导电端子114。多个导电端子114经由重布线路层112电性连接至多个导电凸块105e。

请参照图2f，于重布线路层112上形成多个导电端子114后，沿着切割线dl(如图2e所示)执行切割制造，以切割整个晶片结构或面板结构(切穿绝缘密封体108、介电层110以及重布线路层112)，而构成多个封装结构20。在切割制造后，介电层110的侧壁与绝缘密封体108的侧壁以及重布线路层112的侧壁对齐。

在完整的结构中，通过绝缘密封体108覆盖每一封装结构20的半导体晶粒105的背面bs。因此，可以达到较好地保护晶粒背面，且可避免水气渗透。此外，通过介电层110密封多个导电凸块105e。并且，多个导电凸块105e与介电层110的顶面(105t/110t)实质上共面。这些特征增强了封装的可靠度与性能，且减少了晶粒破裂的问题。

综上所述，本发明所形成的封装结构中通过绝缘密封体保护半导体晶粒的背面。此外，通过介电层密封或通过介电层以及绝缘密封体密封多个导电凸块。因此，可改善封装的可靠度及性能，且减少了晶粒破裂的问题。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。