半导体装置及其制造方法与流程

本公开主张2018/11/20申请的美国临时申请案第62/769,923号及2018/12/06申请的美国正式申请案第16/212,072号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。

本公开关于一种半导体装置及其制造方法，特别关于一种具有至少一硅穿孔的半导体装置及其制造方法。

背景技术：

当例如存储器装置的半导体装置逐渐整合成一体，典型的二维(2d)结构的整合程度快速地达到其极限。因此，超越二维结构整合性能的三维(3d)结构的需求也逐渐产生。此需求导致3d半导体的存储器装置的科技被广泛研究。

于3d半导体的存储器装置中，承载数据、命令、或位址的不同信号的全部或一部分通过硅穿孔(tsv)被传输。对于目前工艺与技术来说，硅穿孔技术被划分为三种形态，包括先穿孔(via-first)工艺、中穿孔(via-middle)工艺、及后穿孔(via-last)工艺。于先穿孔工艺中，于形成例如金属氧化物半导体导体(mos)的主要装置之前，硅穿孔先形成于硅基板(或晶圆)上并填充导电材料。于接下来的mos工艺，考量其中的高温过程，导电材料的选择基本上受限于可耐高温的材料，例如多晶硅，而非理想的铜，因为铜在经过反复的热处理工艺后易导致凸起并无法保持低电阻。

然而，进行热处理工艺时，为了减少电阻而被引入多晶硅中的掺杂物会从多晶硅扩散至主要装置，其中向外扩散的掺杂物可能会改变主要装置的电性特征。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

技术实现要素：

本公开提供一种半导体装置。该半导体装置包括一半导体基板及至少一硅穿孔。该硅穿孔包括一导电插件、一第一绝缘层、及一扩散阻障层。该导电插件设置于该半导体基板内。该第一绝缘层环绕该导电插件。该扩散阻障层设置于该导电插件与该第一绝缘层之间，经配置以防止掺杂物从该导电插件向外扩散至该半导体基板。

在一些实施例中，该半导体装置还包括一金属层，设置在该第一绝缘层与该扩散阻障层之间。

在一些实施例中，该金属层包括一金属材料，且该扩散阻障层包括该金属材料。

在一些实施例中，该扩散阻障层是一金属硅化物层。

在一些实施例中，该半导体装置还包括一第二绝缘层，设置于该半导体基板的一正面上。

在一些实施例中，该导电插件的一顶面与设置于该正面上的该第二绝缘层的一上表面为同一平面。

在一些实施例中，该第一绝缘层连接该第二绝缘层。

在一些实施例中，该第一绝缘层与该第二绝缘层是一体成型。

在一些实施例中，该第一绝缘层接触该半导体基板。

在一些实施例中，该半导体装置还包括至少一半导体元件，设置于该半导体基板上。

本公开还提供一种半导体装置的制造方法，该制造方法包括：提供一半导体基板；形成至少一盲孔于该半导体基板内；沉积一金属层于该半导体基板的一正面上且伸入该盲孔内；沉积一含硅导电材料于该盲孔内；进行一热处理工艺，使该金属层的部分与该含硅导电材料反应，以形成一扩散阻障层；以及进行一研磨工艺，从相对于该半导体基板的该正面的一背面，直到显露该含硅导电材料。

在一些实施例中，在沉积该金属层之前，还包括沉积一绝缘层于该半导体基板的该正面上并伸入该盲孔。

在一些实施例中，该绝缘层实质上为一共形层。

在一些实施例中，该含硅导电材料沉积于该盲孔内直到该含硅导电材料的一顶面高于该金属层的一上表面。

在一些实施例中，该制造方法还包括进行一平坦化工艺以平坦化该含硅导电材料以及该金属层直到显露该绝缘层。

在一些实施例中，该金属层具有均一的厚度。

在一些实施例中，该热处理工艺是于介于摄氏700至800度的范围内进行。

在一些实施例中，该制造方法还包括形成至少一半导体元件于该半导体基板上。

通过上述半导体装置，在热处理工艺中，可防止导电插件的掺杂物向外扩散。此外，可减少硅穿孔的整体电阻。

上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的精神和范围。

附图说明

参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。

图1为立体图，例示本公开一些实施例的半导体装置。

图2为剖面图，例示本公开一些实施例的堆叠半导体装置。

图3为流程图，例示本公开一些实施例的半导体装置的制造方法。

图4至图12为剖面图，例示本公开一些实施例的半导体装置的制造方法的过程。

符号说明

10半导体装置

20半导体装置

30凸块

100半导体基板

102正面

104背面

106第一壁面

108第二壁面

110硅穿孔

112导电插件

114扩散阻障层

116第一绝缘层

118金属层

119第二绝缘层

120半导体元件

300制造方法

302步骤

304步骤

306步骤

308步骤

310步骤

312步骤

314步骤

316步骤

318步骤

410盲孔

420光刻胶层

425绝缘层

426上表面

430金属层

432上表面

440含硅导电材料

442顶面

1124端面

具体实施方式

本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，可适当整合以下实施例以完成另一实施例。

“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。

本文所使用的术语，仅用于描述特定实施例，并非用于限制本发明概念。如本文中使用的，单数形式“一个(种)”和“所述(该)”也意图包括多个形式，除非上下文清楚地另外指明。可进一步理解的是，当用在本说明书中时，术语“包含”和/或“包括”表明存在所陈述的特征、整体、步骤、操作、元件和/或组成，但是不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件、组成、和/或其集合。

可理解的是，尽管本文可以使用术语“第一”、“第二”、“第三”等来描述各种元件、层、区域、或区段等，但是这些元件、层、区域、或区段等不应该被这些术语所限制。因为这些术语仅是用来区隔不同元件、层、区域、或区段等。所以，在不脱离本发明概念的启示的情况下，举例而言，第一元件、层、区域、或区段亦可以被称为第二元件、层、区域、或区段。

为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制本领域中的技术人员已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。

图1为立体图，例示本公开一些实施例的半导体装置10。请参考图1，半导体装置10包括半导体基板100、硅穿孔110、以及半导体元件120。在本公开的一些实施例中，硅穿孔110位于半导体基板内100。在本公开的一些实施例中，半导体元件120(例如，mos晶体管)形成于半导体基板100的一正面102上。在本公开的一些实施例中，硅穿孔110形成于半导体元件120形成之前。

在本公开的一些实施例中，硅穿孔110包括导电插件112、扩散阻障层114、以及第一绝缘层116。在本公开的一些实施例中，导电插件112设置于半导体基板内100。在本公开的一些实施例中，第一绝缘层116连接半导体基板100且环绕导电插件112。在本公开的一些实施例中，扩散阻障层114设置于导电插件112与第一绝缘层116之间。在本公开的一些实施例中，导电插件112包括掺杂的多晶硅。在本公开的一些实施例中，导电插件112可以使用例如硼、磷或砷的掺杂物而掺杂。在本公开的一些实施例中，扩散阻障层114是金属硅化物层。在本公开的一些实施例中，扩散阻障层114包括二硅化钛(tisi2)。在本公开的一些实施例中，第一绝缘层116包括氧化硅。在本公开的一些实施例中，硅穿孔110还包括设置于扩散阻障层114与第一绝缘层116之间的金属层118。在本公开的一些实施例中，金属层118包括钛。在本公开的一些实施例中，半导体装置10还包括设置于正面102上的第二绝缘层119。在本公开的一些实施例中，第二绝缘层119连接第一绝缘层116。在本公开的一些实施例中，第一绝缘层116与第二绝缘层119的材料一致。在本公开的一些实施例中，第一绝缘层116与第二绝缘层119是一体成型。

在本公开的一些实施例中，如图2所示，半导体装置10可以通过硅穿孔110而与半导体装置20电性耦合。在本公开的一些实施例中，硅穿孔110形成于欲堆叠的半导体装置10内。在本公开的一些实施例中，半导体装置20使用凸块30附接于硅穿孔110。在本公开的一些实施例中，根据半导体装置20的电性设计或功能，半导体装置20可包含模拟或数字电路而作为可电性互连的主动或被动装置。

图3为流程图，例示本公开一些实施例的制造半导体装置10的制造方法300。图4至图12为示意图，例示本公开一些实施例的半导体装置10的制造方法300的不同制造阶段。如图4至图12的阶段亦例示图3的流程图。于接下来的讨论，图4至图12的制造过程可参照图3的流程步骤。

请参考图4，在本公开的一些实施例中，根据步骤302，如图3所示，提供半导体基板100。在本公开的一些实施例中，半导体基板100的材料例如包括但不限于硅、硅覆绝缘层(silicononinsulator)、硅覆蓝宝石(silicononsapphire)、及砷化镓(gaas)。在本公开的一些实施例中，半导体基板100包括正面102及与正面102相对的背面104。

接着，请参考图4，根据图3所示的步骤304，形成盲孔410于半导体基板100内，包含形成光刻胶层420于半导体基板100之上，再使其图案化；接着，蚀刻半导体基板100而形成盲孔410。在本公开的一些实施例中，半导体基板100是使用例如反应离子蚀刻(rie)工艺而被蚀刻。在本公开的一些实施例中，剩余的半导体基板100具有第一壁面106及第二壁面108，第一壁面106实质上与正面102平行，第二壁面108与正面102及第一壁面106相邻。

接着，请参考图5，在本公开的一些实施例中，通过例如灰化工艺，去除光刻胶层420。接着，如图6所示，根据图3所示的步骤306，形成绝缘层425于正面102上，并伸入盲孔410中。在本公开的一些实施例中，绝缘层425实质上是共形层，其中绝缘层425的水平部分(沿着x方向)以及垂直部分(沿着y方向)实质上具有相同厚度。在本公开的一些实施例中，绝缘层425设置于正面102、第一壁面106、以及第二壁面108上。在本公开的一些实施例中，绝缘层425包括二氧化硅、氮化硅、碳化硅、氮氧化硅、及其组合或其复合层状物。在本公开的一些实施例中，通过化学气相沉积(cvd)工艺或高温氧化工艺，形成绝缘层425。在本公开的一些实施例中，绝缘层425经配置以防止导电材料(叙述如后)与半导体基板100发生短路。

请参考图7，根据图3的步骤308，在本公开的一些实施例中，沉积金属层430于绝缘层425上。在本公开的一些实施例中，亦可作为粘着层的金属层430是全面性地形成并覆盖绝缘层425。在本公开的一些实施例中，金属层430具有均一的厚度。在本公开的一些实施例中，金属层430包括金属材料，例如钛。在本公开的一些实施例中，金属层430包括钛或钛合金。在本公开的一些实施例中，金属层430是使用例如物理气相沉积(pvd)而形成。

请参考图8，根据图3的步骤310，在本公开的一些实施例中，沉积含硅导电材料440于盲孔410内。在本公开的一些实施例中，沉积含硅导电材料440于盲孔内410直到含硅导电材料440的顶面442高于金属层430的上表面432。在本公开的一些实施例中，含硅导电材料440可覆盖金属层430的上表面432。在本公开的一些实施例中，含硅导电材料440包括掺杂的多晶硅。在本公开的一些实施例中，含硅导电材料440是例如通过cvd工艺而沉积。

请参考图9，根据图3的步骤312，在本公开的一些实施例中，进行平坦化工艺以去除过多的含硅导电材料440以及过多的金属层430。在本公开的一些实施例中，平坦化含硅导电材料440及金属层430直到显露绝缘层425。在本公开的一些实施例中，化学机械研磨(cmp)工艺被用来提供一平坦的外形，以致于含硅导电材料440的顶面442可大致上与绝缘层425的上表面426为位于一平面。在本公开的一些实施例中，于含硅导电材料440进行cmp工艺时，绝缘层425作为研磨停止层。

请参考图10，根据图3的步骤314，进行热处理工艺，至少使金属层430的部分与含硅导电材料440反应而形成扩散阻障层114。在本公开的一些实施例中，金属层430与含硅导电材料440中的硅反应并形成扩散阻障层114。相对应地，扩散阻障层114是金属硅化物层。在本公开的一些实施例中，扩散阻障层114包括二硅化钛。在本公开的一些实施例中，未反应的含硅导电材料440形成导电插件112。在本公开的一些实施例中，残留的未反应的金属层被当作金属层118的残余，其设置于绝缘层425与扩散阻障层114之间。在本公开的一些实施例中，经配置以形成扩散阻障层114的热处理工艺优选地可以为快速热退火(rta)工艺。在本公开的一些实施例中，热处理工艺在介于摄氏700至800度的范围内进行。在本公开的一些实施例中，扩散阻障层114产生一特性电阻，其远低于金属层430(及含硅导电材料440)可达到的电阻。在本公开的一些实施例中，扩散阻障层114经配置以防止掺杂物质从导电插件112向外扩散至半导体基板100。

请参考图11，根据图3的步骤316，进行研磨工艺以显露导电插件112。相对应地，形成硅穿孔110。在本公开的一些实施例中，从背面104研磨半导体基板100直到显露导电插件112的端面1124。在本公开的一些实施例中，连接第一壁面106的绝缘层425的部分被研磨，且剩余的绝缘层包括第一绝缘层116及第二绝缘层119，其中第一绝缘层116连接第二壁面108，且第二绝缘层119设置于正面102上。在本公开的一些实施例中，进行研磨工艺之后，设置于第一壁面106之上的金属层118的未反应的部分与扩散阻障层114被去除。如图11，在本公开的一些实施例中，设置于半导体基板100内的硅穿孔110包括设置于半导体基板100的导电插件112，围绕导电插件112的扩散阻障层114，且第一绝缘层116环绕扩散阻障层114。在本公开的一些实施例中，硅穿孔110可还包括设置于扩散阻障层114与第一绝缘层116之间的金属层118。

请参考图12，根据如图3的步骤318，硅穿孔110完成之后，可用传统的工艺步骤形成至少一半导体元件120于半导体基板上100。相对应地，半导体装置10已完全形成。

总之，通过上述半导体装置，设置于导电插件与第一绝缘层之间的扩散阻障层含有硅化物，不仅可以防止导电插件的掺杂物向外扩散至半导体元件，还可减少硅穿孔的整体电阻。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。

本公开一方面提供一种半导体装置。该半导体装置包括一半导体基板及至少一硅穿孔。该硅穿孔包括一导电插件、一第一绝缘层、及一扩散阻障层。该导电插件设置于该半导体基板内。该第一绝缘层环绕该导电插件。该扩散阻障层设置于该导电插件与该第一绝缘层之间，经配置以防止掺杂物从该导电插件向外扩散至该半导体基板。

本公开另一方面提供一种半导体装置的制造方法，该制造方法包括提供一半导体基板；形成至少一盲孔于该半导体基板内；沉积一金属层于该半导体基板的一正面上且伸入该盲孔内；沉积一含硅导电材料于该盲孔内；进行一热处理工艺，使该金属层的部分与该含硅导电材料反应，以形成一扩散阻障层；以及进行一研磨工艺，从相对于该半导体基板的该正面的一背面，直到显露该含硅导电材料。

再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域的技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本公开的权利要求内。