抗裂缝的深沟槽隔离结构、图像传感器结构及其形成方法与流程

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及抗裂缝的深沟槽隔离结构、图像传感器结构及其形成方法。

背景技术：

操作半导体图像传感器以感测光。通常，半导体图像传感器包括互补金属氧化物半导体(cmos)图像传感器(cis)和电荷耦合器件(ccd)传感器，它们广泛用于诸如数码相机(dsc)、手机摄像头、数字视频(dv)和数字视频录像机(dvr)应用的各种应用中。这些半导体图像传感器利用图像传感器元件的阵列以吸收光并且将感测的光转换成数字数据或电信号，其中，每个图像传感器元件均包括光电二极管和其他元件。

前照式(fsi)cmos图像传感器和背照式(bsi)cmos图像传感器是两种类型的cmos图像传感器。fsicmos图像传感器可用于检测从其前侧投射的光，而bsicmos图像传感器可用于检测从其背侧投射的光。当光投射到fsicmos图像传感器或bsicmos图像传感器时，生成光电子，并且然后通过图像传感器的像素中的感光器件来感测光电子。生成的光电子越多，图像传感器具有的量子效率越高，因此改善了cmos图像传感器的图像质量。

然而，当cmos图像传感器技术快速发展时，期望具有较高量子效率的cmos图像传感器。

技术实现要素：

根据本发明的一方面，提供了一种用于形成图像传感器结构的方法，包括：蚀刻半导体衬底以形成沟槽；将介电层填充到所述沟槽中，其中，在所述沟槽中和所述介电层的相对部分之间形成空隙；蚀刻所述介电层以暴露所述空隙；在所述介电层上形成扩散阻挡层；以及在所述扩散阻挡层上形成高反射率金属层，其中，所述高反射率金属层包括延伸到所述沟槽中的部分，并且通过所述高反射率金属层包围所述空隙的剩余部分。

根据本发明的另一方面，提供了一种用于形成图像传感器结构的方法，包括：形成从半导体衬底的第一表面延伸到所述半导体衬底中的浅沟槽隔离(sti)区；在所述浅沟槽隔离区之间形成像素单元；形成从所述半导体衬底的第二表面朝向所述浅沟槽隔离区延伸的深沟槽隔离(dti)区，其中，形成所述深沟槽隔离区包括：蚀刻所述半导体衬底以形成从所述半导体衬底的第二表面延伸到所述半导体衬底中的沟槽；形成延伸到所述沟槽中的介电层；填充高反射率金属层以延伸到所述沟槽中和所述介电层上方，其中，所述高反射率金属层包围其中的空隙；以及平坦化所述高反射率金属层和所述介电层以形成所述深沟槽隔离区；以及形成与所述像素单元对准的微透镜。

根据本发明的又一方面，提供了一种图像传感器结构，包括：深沟槽隔离(dti)区，从所述半导体衬底的顶面延伸到所述半导体衬底中，其中，所述深沟槽隔离区包括：介电层，延伸到所述半导体衬底中；以及高反射率金属层，位于所述介电层的相对部分之间，其中，所述高反射率金属层包围其中的空隙；扩散阻挡层，位于所述深沟槽隔离区和所述半导体衬底上方；像素单元，具有位于所述半导体衬底中的部分；滤色器，与所述像素单元重叠；以及微透镜，与所述滤色器重叠。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1至图12示出根据一些实施例的形成深沟槽隔离区的中间阶段的截面图。

图13示出根据一些实施例的像素单元的示意图。

图14示出根据一些实施例的深沟槽隔离结构的顶视图。

图15示出根据一些实施例的前照式(fsi)图像传感器芯片的截面图。

图16示出根据一些实施例的作为波长的函数的一些金属的反射率值。

图17示出根据一些实施例的作为铜厚度的函数的铜的吸收指数和反射指数。

图18示出根据一些实施例的用于形成深沟槽隔离区的工艺流程。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的特定实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。

根据各个实施例提供了位于半导体衬底中的深沟槽隔离(dti)结构及其形成方法。根据一些实施例示出形成d/ti结构的中间阶段。讨论了一些实施例的一些变化。贯穿各个附图和示例性实施例，相同的参考标号用于指定相同的元件。根据本发明的一些实施例，dti结构形成网格，并且包括高反射率金属材料和位于高反射率金属材料中的空隙。因此，通过使用高反射率金属材料，改善了图像传感器的量子效率。另一方面，在形成空隙的情况下，提供缓冲剂以吸收热循环中产生的应力，该应力是由于高反射率金属材料和半导体衬底之间的显著差异而产生的。因此，降低了裂缝的可能性。dti结构可以用于背照式(bsi)互补金属氧化物半导体(cmos)图像传感器或前照式(fsi)cmos图像传感器，并且可以用于其中使用深沟槽隔离区的其他应用中。

图1至图12示出根据本发明的一些实施例的形成dti结构的中间阶段的截面图。在图18中示出的工艺流程200中也示意性地反映了图1至图12中示出的步骤。根据本发明的一些实施例，dti区可以用在图像传感器芯片(诸如fsi图像传感器芯片或bsi图像传感器芯片)中。

图1示出形成图像传感器芯片20的初始结构，其中，该初始结构可以是包括位于其中的多个图像传感器芯片20的晶圆22的部分。相应的工艺在图18所示的工艺流程中示出为工艺202。图像传感器芯片20包括半导体衬底24。根据本发明的一些实施例，半导体衬底24是晶体硅衬底。根据本发明的其他实施例，半导体衬底24包括诸如锗的元素半导体；包括硅碳、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp的合金半导体；或它们的组合。也可以使用诸如多层衬底或梯度衬底的其他衬底。在整个描述中，衬底24的主表面24a称为半导体衬底24的正面，以及表面24b称为半导体衬底24的背面。表面24a和24b可以位于(100)或(001)平面上。

隔离区32(可选地称为浅沟槽隔离(sti)区32)形成为延伸到半导体衬底24中以限定用于电路的有源区。根据本发明的一些实施例，如图14中的顶视图所示，sti区32可以形成包括彼此交叉的水平条带部分和垂直条带部分的网格。

返回参考图1，图像传感器26形成为从正面24a延伸到半导体衬底24中。图像传感器26的形成可以包括注入。图像传感器26配置为将光信号(光子)转换为电信号。图像传感器26可以是光敏金属氧化物半导体(mos)晶体管、光敏二极管等。在整个描述中，图像传感器26可选地称为光电二极管26，但是它们可以是其他类型的图像传感器。根据本发明的一些实施例，光电二极管26形成图像传感器阵列。

图1还示出像素单元30，其可以包括由sti区32限定的有源区中的至少部分。图13示出像素单元30的实例的电路图。根据本发明的一些实施例，像素单元30包括光电二极管26，其中，光电二极管具有电接地gnd的阳极，以及与传输门晶体管134的源极连接的阴极。传输门晶体管134的漏极可以连接至复位晶体管138的漏极和源极跟随器142的栅极。复位晶体管138具有连接至复位线rst的栅极。复位晶体管138的源极可以连接至像素电源电压vdd。浮置扩散电容器140可以连接在传输门晶体管134的源极/漏极和源极跟随器142的栅极之间。复位晶体管138用于将浮置扩散电容器140处的电压预设为vdd。源极跟随器142的漏极连接至电源电压vdd。源极跟随器142的源极连接至行选择器144。源极跟随器142为像素单元30提供高阻抗输出。行选择器144用作相应像素单元30的选择晶体管，并且行选择器144的栅极连接至选择线sel。

返回参考图1，晶体管示出为像素单元30中的器件(诸如图13中的134、138、142和144)的实例。例如，在图1中示出传输门晶体管134。根据本发明的一些实施例，每个光电二极管26电连接至传输门晶体管134的第一源极/漏极区，其中，传输门晶体管134包括栅极28和栅极电介质31。栅极电介质31与衬底24的正面24a接触。可以由相应连接的光电二极管26共享传输门晶体管134的第一源极/漏极区。在衬底24中形成浮置扩散电容器140，例如，通过注入衬底24以形成p-n结，从而用作浮置扩散电容器140。浮置扩散电容器140可以形成在传输门晶体管134的第二源极/漏极区中，并且因此，浮置扩散电容器140的一个电容器板电连接至传输门晶体管134的第二源极/漏极区。位于相同有源区中的光电二极管26和相应的传输门晶体管134和浮置扩散电容器140形成如图1中所标记的像素单元30。

在衬底24和诸如传输门晶体管134的晶体管上形成接触蚀刻停止层(cesl)40。在cesl40上方形成层间电介质(ild)42。cesl40可以由氧化硅、氮化硅、碳氮化硅等或它们的多层形成。可以使用诸如原子层沉积(ald)或化学汽相沉积(cvd)的共形沉积方法来形成cesl40。ild42可以包括使用例如可流动化学汽相沉积(fcvd)、旋涂、cvd或另一沉积方法形成的介电材料。ild42也可以由含氧介电材料形成，其中，含氧介电材料可以是诸如正硅酸四乙酯(teos)氧化物、等离子体增强的cvd(pecvd)氧化硅(sio2)、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)等的氧化物。

在半导体衬底24上方形成前侧互连结构44。前侧互连结构44用于电互连图像传感器芯片20中的器件。前侧互连结构44包括介电层46以及位于介电层46中的金属线48和通孔50。在整个描述中，相同介电层46中的金属线48统称为金属层。前侧互连结构44可包括多个金属层。根据本发明的一些实施例，介电层46包括低k介电层。低k介电层具有例如，低于约3.0的低k值。在介电层46上方形成一个或多个钝化层52。钝化层52可以由k值等于或大于约3.8的非低k介电材料形成。根据本发明的一些实施例，钝化层52包括氧化硅层和位于氧化硅层上的氮化硅层。

参考图2，翻转晶圆22。实施背侧研磨以将背面24b(图1)研磨成薄的半导体衬底24。所得到的背面在图2中称为24b’。例如，衬底24的厚度可以减小至小于约10μm，或小于约5μm。在半导体衬底24具有小厚度的情况下，光可以从背面24b’穿透到半导体衬底24中，并到达光电二极管26。

根据本发明的一些实施例，在半导体衬底24的背面24b’上形成蚀刻掩模54。相应的工艺在图18所示的工艺流程中示出为工艺204。根据本发明的一些实施例，蚀刻掩模54包括可以由氮化硅、氮化钛等形成的硬掩模。也可以在硬掩模下方形成衬垫层(未示出)。例如，衬垫层可以是使用热氧化工艺或诸如化学汽相沉积(cvd)的沉积工艺形成的包括氧化硅的薄膜。衬垫层可以缓冲硬掩模的应力。根据本发明的一些实施例，例如，可以使用低压化学汽相沉积(lpcvd)由氮化硅形成硬掩模54。根据其他实施例，使用硅的热氮化、等离子体增强化学汽相沉积(pecvd)等形成硬掩模54。可以在硬掩模54上形成光刻胶(未示出)，并且然后进行图案化，并且使用光刻胶作为蚀刻掩模来图案化硬掩模54。在图2所示结构的顶视图中，图案化的蚀刻掩模54可包括布置为阵列的多个离散块，并且离散块之间的间隔形成网格。

接下来，实施蚀刻工艺以形成图3中所示的结构。相应的工艺在图18所示的工艺流程中示出为工艺206。蚀刻工艺可以包括湿蚀刻工艺，其中，可以使用koh、四甲基氢氧化铵(tmah)等作为蚀刻剂来实施湿蚀刻工艺。由于半导体衬底24在不同平面上的蚀刻速率彼此不同，因此例如在(111)平面上形成倾斜的直表面56a，其中，该直表面56a具有等于约54.7度的倾斜角β。凹槽58形成为延伸到半导体衬底24中。

随着半导体衬底24的蚀刻的进行，凹进直表面56a，并且面向相同凹槽58的相对的表面56a最终彼此相交以具有v形。根据本发明的一些实施例，在凹槽58开始在蚀刻掩模54正下方延伸之后去除蚀刻掩模54，接着进行另一湿蚀刻以进一步将凹槽58向下延伸，直到半导体衬底24的顶部以形成椎体。根据其他实施例，在湿蚀刻期间消耗蚀刻掩模54，从而使得单湿蚀刻工艺可以产生如图3所示的结构。根据本发明的一些实施例，当凹槽58开始在蚀刻掩模54正下方延伸时，去除蚀刻掩模54，并且在去除蚀刻掩模54之后不再对衬底24实施蚀刻。

在蚀刻之后，形成椎体56，其中，每个椎体包括四个侧面。四个侧面中的每个都具有三角形形状。根据其他实施例，代替具有椎体形状，形成伪椎体，其包括顶部处的小平面平台，由于衬底24的位于蚀刻掩模54正下方的部分未被完全蚀刻，所以形成平面平台。因此，所得到的结构将具有梯形截面图形状。在后续讨论中，使用椎体作为实例，并且可以预期衬底24的顶部的其他形状。当从顶部观察时，椎体(或伪椎体)可以形成阵列。

接下来，实施蚀刻工艺以形成沟槽60。相应的工艺在图18所示的工艺流程中示出为工艺208。通过各向异性蚀刻工艺实施蚀刻，从而使得沟槽60的侧壁是直且垂直的，其中，侧壁垂直于衬底24的主表面24a。沟槽60也可以是略微锥形的，并且因此沟槽60的侧壁大致垂直于(并且略微倾斜于)衬底24的主表面24a。例如，角度α可以大于约88度并且小于90度。根据本发明的一些实施例，通过干蚀刻方法来实施蚀刻，其中，干蚀刻方法包括，但不限于，电感耦合等离子体(icp)、变换耦合等离子体(tcp)、电子回旋共振(ecr)、反应离子刻蚀(rie)等。例如，工艺气体包括例如，含氟气体(诸如，sf6、cf4、chf3、nf3)、含氯气体(诸如cl2)、br2、hbr、bcl3等。当从晶圆22的顶部观察时，沟槽60形成网格。此外，沟槽60可以与sti区32重叠，sti区32也形成网格。沟槽60可以与相应下面的sti区32间隔开小的距离，例如，小于约0.5μm。

根据本发明的一些实施例，沟槽60的深度d1在约1μm和约10μm之间的范围内。沟槽60的宽度w1可以在约0.1μm和约0.3μm之间的范围内。沟槽60的纵横比d1/w1可以大于约5，或大于约10或更大(例如，在约10和20之间)。根据本发明的一些实施例，沟槽60的底面是圆形的并且在截面图中具有u形或v形。

图5示出形成介电层62。相应的工艺在图18所示的工艺流程中示出为工艺210。根据本发明的一些实施例，介电层62包括氧化硅。可以通过非共形且非自底向上沉积方法来实现介电层62的形成，从而使得完全填充凹槽58(图4)。空隙(气隙)64形成在沟槽60中，并且由介电层62密封。例如，可以使用高密度等离子体(hdp)化学汽相沉积(cvd)形成介电层62。根据一些实施例，空隙64的顶端可以高于椎体56的顶端。沟槽60中的介电层62的侧壁部分的厚度t1可以在约至约的范围内，其中，可以在位于沟槽60的底部和椎体56的顶部之间的中间的层级处测量厚度t1。根据本发明的一些实施例，实施诸如化学机械抛光(cmp)工艺或机械研磨工艺的平坦化工艺。根据本发明的可选实施例，对介电层62没有实施平坦化工艺。

图6示出对介电层62进行开口，以暴露空隙64。相应的工艺在图18所示的工艺流程中示出为工艺212。根据本发明的一些实施例，开口工艺包括干蚀刻或湿蚀刻工艺。例如，当使用干蚀刻时，可以使用nf3和nh3的混合气体或hf和nh3的混合气体。当使用湿蚀刻时，可以使用hf溶液。可以在没有任何硬掩模的情况下实施蚀刻，并且介电层62的所有顶面都暴露于蚀刻剂。由于介电层62的位于空隙64正上方的部分比位于椎体56正上方的部分更薄，所以尽管在没有蚀刻掩模的情况下实施蚀刻，暴露空隙64，而保留介电层62的一些其他部分以覆盖椎体56。根据本发明的一些实施例，空隙64在顶部处具有弯曲边缘，其中，绘制虚线65以示出可能的形状。后续形成的层66和68因此将遵循虚线65的轮廓。根据本发明的可选实施例，使用诸如图案化的光刻胶的蚀刻掩模(未示出)，其中，图案化的蚀刻掩模具有与椎体56重叠的一些部分，并且具有与空隙64重叠的开口。使用蚀刻掩模蚀刻介电层62以开放空隙64。

图7示出形成扩散阻挡层66。相应的工艺在图18所示的工艺流程中示出为工艺214。根据本发明的一些实施例，扩散阻挡层66由能够有效地防止后续沉积的高反射率层68(图9)扩散到衬底24中的材料形成。此外，扩散阻挡层66也可以由高k介电层形成，因为一些高k介电材料具有有利的光学性质(诸如良好的反射性质)。实施例还考虑了具有良好光学性质的非高k材料。根据本发明的一些实施例，扩散阻挡层66由氧化铝(al2o3)、氧化铪(hfo2)、氧化钽(ta2o5)等形成，或是包括多于一个这些材料层的复合层。可以使用诸如原子层沉积(ald)、cvd等的共形沉积方法来实现扩散阻挡层66的形成。扩散阻挡层66的厚度足够大以防止后续沉积的高反射率层68(图9)扩散到衬底24中，但又小到足以为高反射率层68和空隙64留下足够的间隔。例如，扩散阻挡层66的厚度t2大于约30埃，因为如果厚度t2较小，则扩散阻挡层66的防扩散能力不足。另一方面，厚度t2可以小于沟槽60的宽度w1的约10％。否则，剩余的空隙64将太小并且将不具有足够的高度。扩散阻挡层66的厚度t2可以在约至约之间的范围内。也可以在位于沟槽60的底部和椎体56的顶部之间的中间的层级处测量厚度t2。

图8示出形成高反射率层68。相应的工艺在图18所示的工艺流程中示出为工艺216。根据本发明的一些实施例，形成方法包括形成晶种层(例如，使用pvd)，以及镀敷高反射率层68。晶种层可以由铜形成。高反射率层68的材料包括具有例如，在大于约600nm的波长下高于约90％的高反射率的材料。图16示出作为波长的函数的几种含金属材料(厚度为)的反射率值。如图16所示，铜和铝铜(alcu)具有高反射率值，并且可用于形成高反射率层68。作为比较，钨和氮化钛具有低反射率值，并且将不被使用。而且，图17示出根据一些实施例的作为铜厚度的函数的铜的吸收指数k和反射指数n。使用波长为940nm的光获得图17中所示的结果。图17示出当铜层的厚度为约15nm或更大时，吸收指数k是高的，例如，具有约5.0或更高的值。当铜的厚度大于约时，吸收指数k也变得稳定地高。高吸收指数意味着进入铜的光被更多地吸收，并且不会穿透铜进入相邻的图像传感器单元，并且不会对相邻的图像传感器单元产生不利影响。图17还示出当铜层的厚度为约或更大时，反射指数n是低的。当铜的厚度大于约时，反射指数n也变得稳定地低。低反射指数n意味着铜表面的光反射更好。而且，当铜的厚度增加到约或更大时，铜的吸收指数k和反射指数n对于所有波长都是令人满意的。

基于图17所示的结果，高反射率层68的厚度大于约并且对于性能要求高的器件可以大于约高反射率层68的厚度也足够小，从而使得剩余的空隙64足够大，并且空隙64的顶端可以至少与衬底24的顶端齐平或高于衬底24的顶端，从而使得空隙64吸收应力的能力不会受到损害。根据本发明的一些实施例，高反射率层68(图8)的厚度t3可以在约和约的范围内，并且可以在约和约的范围内。也可以在位于沟槽60的底部和椎体56的顶部之间的中间的层级处测量厚度t3。而且，高反射率层68的所有部分可具有大于约或大于约的厚度。

为了形成高反射率层68同时留下未完全填充的空隙64，使用能够增加高反射率层68的悬垂(overhang)的方法，其中，悬垂部分是位于空隙64的一些部分正上方的部分。高反射率层68的悬垂部分朝向彼此生长，并最终将空隙64密封在其中。根据本发明的一些实施例，对高反射率层68进行镀敷，其中，镀敷包括两个阶段。使用足够小的第一镀敷电流来实施第一阶段，从而使得相应地镀敷的高反射率层68的第一层是大致共形的。因此，镀敷的第一层具有良好的覆盖率。当高反射率层68的第一层的厚度大于约(例如，对于铜)时，实施第二阶段，并且使用比第一镀敷电流高的第二镀敷电流来增加沉积速率并在第一层上形成第二层。第二阶段中的沉积速率高，从而使得金属层68的顶部(尤其是沟槽60的顶端外部和周围的部分)生长得比沟槽60内部的部分快得多。因此，密封空隙64。根据本发明的一些实施例，第一镀敷阶段的第一镀敷电流具有在约0.5安培和约5安培之间的范围内的第一电流，并且第二镀敷电流具有在约10安培和约40安培之间的范围内的第二电流。应当理解，镀敷电流与待镀敷的总面积有关。根据本发明的一些实施例，第二电流与第一电流的比率(以及相应的电流密度)大于1.0，大于约2.0，并且可以在约2和约80之间的范围内。

参考图9，实施诸如cmp工艺或机械研磨工艺的平坦化工艺以去除层62、66和68的多余部分，从而形成深沟槽隔离(dti)70。相应的工艺在图18所示的工艺流程中示出为工艺218。dti区70中的剩余空隙64具有与椎体56的底部齐平或更高的顶端，例如，位于椎体56的顶端和底部之间的层级处，以便有效地吸收应力。空隙64的顶端也可以高于椎体56的顶端，以进一步提高吸收应力的能力。此外，dti区70包括高于椎体56的顶端的部分70a。部分70a中没有空隙。当从晶圆22的顶部观察时，部分70a中的金属层68的部分也形成网格。因此，金属层68的这些部分用作金属网格。根据本发明的一些实施例，部分70a的高度h2大于约0.5μm，以有效地限制网格之间的入射光。

图10示出沉积扩散阻挡层72。相应的工艺在图18所示的工艺流程中示出为工艺220。根据本发明的一些实施例，扩散阻挡层72包括氮化硅等。扩散阻挡层72防止dti区70中的材料(诸如铜)向上扩散。

图14示出dti区70的顶视图。根据本发明的一些实施例，同时形成多个dti区70，每个dti区具有图10所示的结构。多个dti区70形成如图14所示的多个条带，其包括沿x方向延伸的多个第一条带70，以及沿y方向延伸的多个第二条带70，其中，x方向垂直于y方向。因此，多个第一dti区70和多个第二dti区70形成网格图案，其中，半导体衬底24的多个部分彼此分离并由网格限定。dti区70的网格与由sti区32形成的网格重叠。

如图14所示，空隙64可包括在x方向上延伸的部分和在y方向上延伸的部分。空隙64的在x方向和y方向上延伸的部分也互连以形成整体空隙，当从顶部观察时，该空隙具有网格的形状。

在后续工艺步骤中，如图11所示，形成诸如滤色器74的额外部件。相应的工艺在图18所示的工艺流程中示出为工艺222。然后如图12所示，形成微透镜76。相应的工艺在图18所示的工艺流程中示出为工艺224。每个图像传感器26与滤色器74中的一个和微透镜76中的一个对准。由此形成图像传感器芯片20(以及相应的晶圆22)。

如图12所示的图像传感器芯片20是bsi图像传感器芯片，并且入射光78从衬底24的背侧投射到图像传感器26上。可以通过倾斜表面56a散射光78，从而使得光在衬底24内变得更倾斜。倾斜的光更可能被反射(而不是穿透衬底24)。而且，通过使用高反射率材料形成高反射率层68，相比于被dti70吸收，光更可能被反射。这些因素增加了衬底24(和图像传感器26)中的光传播路径，并且光有更多机会被图像传感器26吸收。因此改善了光转换效率(量子效率)。

根据本发明的一些实施例形成的dti区70还可以用于诸如前照式(fsi)图像传感器芯片的其他结构。图15示出在fsi图像传感器芯片20’中形成dti区70的实施例。参考图15，fsi图像传感器芯片20’包括dti区70，其中，dti区70形成类似于图14中所示的网格。像素单元30具有在由dti区70限定的区域中形成的部分。根据本发明的一些实施例，不再形成sti区以限定有源区，因为dti区70包括也可充当(电)隔离区的介电层。每个像素单元30可以包括光电二极管26、传输门晶体管134和额外的组件(图15中未示出，参考图13)。dti区70从半导体衬底24的主表面24a(其为正面)延伸到半导体衬底24的中间层级中。互连结构44可以形成在像素单元30和dti区70上方，并且包括位于多个介电层中的多个金属线和通孔。滤色器74和微透镜76形成在互连结构44上方，并且与像素单元30对准。在fsi图像传感器芯片20’中，光78从芯片20’的正面投射到光电二极管26。

在半导体晶圆上制作多组样品以比较结果。第一组样品形成为具有作为dti区的气隙(未填充)。第二组样品形成为在dti区中具有钨。根据本发明的一些实施例形成第三组样品，其中，使用铜。第一组、第二组和第三组具有相同数量的像素。在形成之后，测量三组样品以确定缺陷像素的数量和图像传感器的量子效率。第一、第二和第三组样品像素中的暗电流(dc)像素的数量分别是17、14和18。这表示根据本发明的一些实施例的dc像素的数量(第三组)远远好于第二组的dc像素的数量，并且与第一组的dc像素的数量大致相同。第一、第二和第三组样品像素中的白色像素(wp)的数量分别是522、1145和438，这表示根据本发明的一些实施例形成的dc像素的数量(第三组)比第一组和第二组都要好得多。此外，根据本发明的一些实施例形成的样品的量子效率(第三组)为19％，其略低于第一组样品的24％量子效率，并且远高于第二组样品的5％量子效率。因此，根据本发明的一些实施例形成的样品具有最佳的整体性能。

本发明的实施例具有一些有优势的部件。通过使用诸如铜的高反射率金属材料来形成dti区，图像传感器的量子效率得到改善。然而，高反射率金属材料可具有约16至16.7的热膨胀系数(cte)，其远大于衬底的cte(约3至5)。cte的显著差异导致将在dti区和衬底之间形成裂缝。通过在dti区中形成空隙(气隙)来解决该问题。空隙在升高的温度下充当增加的铜体积的缓冲剂，并吸收由于热循环产生的应力。因此，在不牺牲可靠性的情况下提高了图像传感器的性能。

根据本发明的一些实施例，一种方法包括蚀刻半导体衬底以形成沟槽；将介电层填充到沟槽中，其中，在沟槽中和介电层的相对部分之间形成空隙；蚀刻介电层以暴露空隙；在介电层上形成扩散阻挡层；在扩散阻挡层上形成高反射率金属层，其中，高反射率金属层包括延伸到沟槽中的部分，并且空隙的剩余部分被高反射率金属层包围。在实施例中，形成高反射率金属层包括：形成延伸到沟槽中的晶种层；在晶种层上将第一含铜金属层镀敷为大于约厚度，其中，使用第一镀敷电流镀敷第一含铜金属层；在第一含铜金属层上沉积第二含铜金属层，其中，使用比第一镀敷电流大的第二镀敷电流来镀敷第二含铜金属层。在实施例中，形成扩散阻挡层包括沉积共形高k介电层。在实施例中，该方法还包括在蚀刻半导体衬底以形成沟槽之前，蚀刻半导体衬底以形成椎体阵列，其中，椎体由半导体衬底的部分形成。在实施例中，该方法还包括平坦化高反射率金属层、扩散阻挡层和介电层以形成dti区，其中，在平坦化高反射率金属层之后，将空隙密封在高反射率金属层中。在实施例中，dti区形成网格，并且该方法还包括：形成像素单元，其中，像素单元的部分位于网格中；以及形成与网格重叠的滤色器和微透镜。在实施例中，空隙的部分延伸超出半导体衬底。在实施例中，形成扩散阻挡层包括沉积氧化铪或氧化铝。

在实施例中，形成所述高反射率金属层包括：形成延伸到所述沟槽中的晶种层；在所述晶种层上将第一含铜金属层镀敷为大于的厚度，其中，使用第一镀敷电流镀敷所述第一含铜金属层；在所述第一含铜金属层上沉积第二含铜金属层，其中，使用比所述第一镀敷电流大的第二镀敷电流来镀敷所述第二含铜金属层。

在实施例中，形成所述扩散阻挡层包括沉积共形的高k介电层。

在实施例中，方法还包括，在蚀刻所述半导体衬底以形成所述沟槽之前，蚀刻所述半导体衬底以形成椎体的阵列，其中，所述椎体由所述半导体衬底的部分形成。

在实施例中，方法还包括平坦化所述高反射率金属层、所述扩散阻挡层和所述介电层以形成深沟槽隔离(dti)区，其中，在平坦化所述高反射率金属层之后，将所述空隙密封在所述高反射率金属层中。

在实施例中，所述深沟槽隔离区形成网格，并且所述方法还包括：形成像素单元，其中，所述像素单元的部分位于所述网格中；以及形成与所述网格重叠的滤色器和微透镜。

在实施例中，所述空隙的部分延伸超出所述半导体衬底。

在实施例中，形成所述扩散阻挡层包括沉积氧化铪或氧化铝。根据本发明的一些实施例，一种方法包括形成从半导体衬底的第一表面延伸到半导体衬底中的sti区；在sti区之间形成像素单元；形成从半导体衬底的第二表面朝向sti区延伸的dti区，其中，形成dti区包括：蚀刻半导体衬底以形成从半导体衬底的第二表面延伸到半导体衬底中的沟槽；形成延伸到沟槽中的介电层；填充高反射率金属层以延伸到沟槽中和介电层上方，其中，高反射率金属层包围其中的空隙；并且平坦化高反射率金属层和介电层以形成dti区；以及形成与像素单元对准的微透镜。在实施例中，dti区包括延伸超出半导体衬底的第二表面的部分，其中，dti区的该部分位于半导体衬底和微透镜之间。在实施例中，该方法还包括在蚀刻半导体衬底以形成沟槽之前，从第二表面蚀刻半导体衬底以形成椎体。在实施例中，介电层还包括位于半导体衬底和微透镜之间的部分。在实施例中，该方法还包括在介电层和高反射率金属层之间形成第一扩散阻挡层；以及在半导体衬底和微透镜之间形成第二扩散阻挡层。在实施例中，填充高反射率金属层包括：使用第一镀敷电流进行镀敷以形成大致共形的层；以及使用比第一镀敷电流大的第二镀敷电流进行镀敷以密封空隙。

在实施例中，所述深沟槽隔离区包括延伸超出所述半导体衬底的第二表面的部分，其中，所述深沟槽隔离区的部分位于所述半导体衬底和所述微透镜之间。

在实施例中，方法还包括，在蚀刻所述半导体衬底以形成所述沟槽之前，从所述第二表面蚀刻所述半导体衬底以形成椎体。

在实施例中，所述介电层还包括位于所述半导体衬底和所述微透镜之间的部分。

在实施例中，方法还包括：在所述介电层和所述高反射率金属层之间形成第一扩散阻挡层；在所述半导体衬底和所述微透镜之间形成第二扩散阻挡层。

在实施例中，填充所述高反射率金属层包括：使用第一镀敷电流进行镀敷以形成共形的层；以及使用比所述第一镀敷电流大的第二镀敷电流进行镀敷以密封所述空隙。

根据本发明的一些实施例，一种结构包括dti区，从半导体衬底的顶面延伸到半导体衬底中，其中，dti区包括延伸到半导体衬底中的介电层；以及高反射率金属层，位于介电层的相对部分之间，其中，高反射率金属层包围其中的空隙；扩散阻挡层，位于dti区和半导体衬底上方；像素单元，具有位于半导体衬底中的部分；滤色器，与像素单元重叠；以及微透镜，与滤色器重叠。在实施例中，该结构还包括从半导体衬底的底面延伸到半导体衬底中的浅沟槽隔离(sti)区，其中，dti区与sti区重叠。在实施例中，该结构还包括位于半导体衬底和滤色器之间的扩散阻挡层，其中，介电层包括与半导体衬底重叠的部分，其中，介电层的该部分具有与半导体衬底和扩散阻挡层接触的相对表面。在实施例中，该结构还包括位于介电层和高反射率金属层之间的额外的扩散阻挡层，其中，额外的扩散阻挡层位于半导体衬底中。在实施例中，高反射率金属层具有高于约90％的反射率。在实施例中，dti区中的高反射率金属层的所有部分具有大于约的厚度。

在实施例中，结构还包括：浅沟槽隔离(sti)区，从所述半导体衬底的底面延伸到所述半导体衬底中，其中，所述深沟槽隔离区与所述浅沟槽隔离区重叠。

在实施例中，所述介电层包括与所述半导体衬底重叠的部分，其中，所述介电层的部分具有与所述半导体衬底和所述扩散阻挡层接触的相对表面。

在实施例中，结构还包括位于所述介电层和所述高反射率金属层之间的额外的扩散阻挡层，其中，所述额外的扩散阻挡层位于所述半导体衬底中。

在实施例中，所述高反射率金属层具有高于90％的反射率。

在实施例中，所述深沟槽隔离区中的所述高反射率金属层的所有部分具有大于的厚度。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。