电感堆叠结构及射频放大器的制作方法

本发明属于集成电路技术领域，尤其涉及一种电感堆叠结构及射频放大器。

背景技术：

集成电路中包含大量的无源器件，片上电感是其中十分重要的一种，片上电感是射频集成电路的重要元件之一。在通常的无线产品中，电感元件对产品总的射频性能有重要影响。因此对此类电感元件的设计和分析得到了广泛的研究。例如，片上宽带射频低噪声放大器(lownoiseamplifier，lna)能够将指定频带内的射频信号以相同的增益放大。

但是，由于在某些场合下指定频带的带宽较大，需要两个或多个电感与电容形成的谐振电路。芯片上的多个电感会占用相当大的芯片面积，提高了芯片成本。并且，通过简单的将电感进行靠近或者堆叠来节省芯片面积，会影响lna的整体功能和性能。

因此在集成电路设计中，电感的设计常常是一个难题。现阶段，普遍存在电感占用芯片面积较大，从而造成集成电路的集成度低、芯片较大以及芯片成本高等问题。

技术实现要素：

本发明实施例提供一种电感堆叠结构及射频放大器，能够在减小电感占用面积的情况下，避免电感的电磁场耦合，降低了芯片成本。

第一方面，本发明实施例提供一种电感堆叠结构，包括：

衬底；

堆叠在衬底上的第一电感和第二电感；

其中，第一电感在衬底上的垂直投影包括第一环形和第二环形，第一环形和第二环形关于第一中心点呈中心对称；

第二电感在衬底上的垂直投影包括第三环形，第三环形关于第二中心点呈中心对称图形；

其中，第一中心点和第二中心点重合。

根据本发明实施例提供的电感堆叠结构，第一环形、第二环形及第三环形均为多边形。

根据本发明实施例提供的电感堆叠结构，第一环形和第二环形均为五边形，或者，第一环形和第二环形均为圆形，或者，第一环形和第二环形均为椭圆形。

根据本发明实施例提供的电感堆叠结构，第三环形为八边形，或者，第三环形为圆形，或者，第三环形为椭圆形。

根据本发明实施例提供的电感堆叠结构，第一环形、第二环形及第三环形均为圆形。

根据本发明实施例提供的电感堆叠结构，第一电感的输入端及输出端位于第一电感的第一边上，第二电感的输入端及输出端位于第二电感的第二边上，第一电感的第一边与第二电感的第二边相邻。

第二方面，本发明实施例提供一种射频放大器，射频放大器装置包括如第一方面的电感堆叠结构。

根据本发明实施例提供的射频放大器，射频放大器还包括：

第一电容和第二电容，第一电容与第一电感并联形成第一谐振电路，第二电容与第二电感并联形成第二谐振电路。

根据本发明实施例提供的射频放大器，射频放大器还包括：

第三电容，第三电容连接在第一谐振电路的第一侧与第二谐振电路的第一侧之间。

根据本发明实施例提供的射频放大器，射频放大器还包括：

第四电容，第四电容连接在第一谐振电路的第二侧与第二谐振电路的第二侧之间。

本发明实施例的电感堆叠结构及射频放大器，两个电感堆叠设置，且两个电感的结构不同，在第二电感的磁场方向上，第一电感的第一环形和第二环形产生相反的磁场，如此，第一环形和第二环形产生的磁场能够互相抵消，避免了电感间的电磁场耦合。本发明实施例能够在减小电感占用面积的情况下，避免电感的电磁场耦合，降低了芯片成本。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是第一种电感结构的示意图；

图2是第一种电感结构中电感之间的电磁场耦合示意图；

图3是利用第一种电感结构的低噪声放大器的幅频特性示意图；

图4是本发明实施例提供的电感堆叠结构的立体示意图；

图5是本发明实施例提供的电感堆叠结构的俯视示意图；

图6是本发明实施例提供的电感堆叠结构的主视示意图；

图7是本发明实施例提供的电感堆叠结构的右视示意图；

图8是本发明实施例提供的电感堆叠结构中电感之间的电磁场耦合示意图；

图9是本发明实施例提供的低噪声放大器的电路示意图；

图10是本发明实施例提供的低噪声放大器的幅频特性示意图。

具体实施方式

下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

图1是第一种电感结构的示意图。如图1所示，第一电感1及第二电感2并排设置，即，第一电感1及第二电感2在同一金属层上且间隔一定的距离。该结构的电感会占用比较大的芯片面积，如图1所示的第一电感1及第二电感2所围成的矩形区域占芯片总面积为240×160平方微米(μm²)。

图2是第一种电感结构中电感之间的电磁场耦合示意图。设置第一电感1的感值为l1，设置第二电感2的感值为l2，将两个电感通过电磁场进行仿真，可以得到两个电感的s参数，进而可以仿真得出第一电感和第二电感之间的电磁场耦合s21。这里，s参数可以理解为两个电感端口形成的双端口网络的s参数，也称散射参数(s-parameter)。

图3是利用第一种电感结构的低噪声放大器的幅频特性示意图。如图3所示，低噪声放大器lna的幅频响应呈现带通特性。在lna中，第一电容与第一电感、第二电容与第二电感构成两个谐振腔对应10.3ghz附近和12.0ghz附近的两个增益尖峰，3db带宽约为3.2ghz，带内的增益基本一致。

一方面，为了解决现有技术中电感占用面积比较大，造成芯片成本比较高，另一方面，如果简单的将电感进行堆叠，虽然能够减小电感占用面积，但是电感间的电磁场耦合会变强。本发明实施例提供了一种电感堆叠结构及低噪声放大器，能够在减小电感占用面积的情况下，避免电感的电磁场耦合，降低了芯片成本。

下面首先对本发明实施例所提供的电感堆叠结构进行介绍。

图4是本发明实施例提供的电感堆叠结构的立体示意图。图5是本发明实施例提供的电感堆叠结构的俯视示意图。如图4和图5所示，本发明实施例提供的电感堆叠结构包括衬底30，堆叠在衬底30上的第一电感10和第二电感20。这里第一电感10和第二电感20由不同层的金属层构成，第一电感10和第二电感20的周围均为绝缘介质。其中，第一电感10在衬底30上的垂直投影包括第一环形11和第二环形12，第一环形11和第二环形12关于第一中心点a呈中心对称；第二电感20在衬底30上的垂直投影包括第三环形，第三环形关于第二中心点b呈中心对称图形；并且，第一中心点a和第二中心点b重合。

这里，金属层可以为两层、三层、五层等，第一电感和第二电感由不同的金属层构成即可。

根据本发明实施例，两个电感堆叠设置，且两个电感的结构不同，在第二电感的磁场方向上，第一电感的第一环形和第二环形产生相反的磁场，如此，第一环形和第二环形产生的磁场能够互相抵消，避免了电感间的电磁场耦合。在本发明实施例中，能够在减小电感占用面积的情况下，避免电感的电磁场耦合，降低了芯片成本。

在一个实施方式中，第一环形、第二环形均为多边形。例如，第一环形和第二环形均为五边形。五边形可以是正五边形。或者，第一环形和第二环形均为圆形，或者，第一环形和第二环形均为椭圆形。当然，第一环形和第二环形也可以为多边形，两个多边形的边的数量可以是相等的，也可以是不相等的。

这里，第一电感在衬底上的垂直投影包括第一环形和第二环形。可以理解的是，两个环形并非是孤立的存在的，而是个一体结构，这里使用两个环形的描述方式，只是为了清楚的限定第一电感的结构。可以理解的是，第一电感在衬底上的垂直投影呈现为一个“8”字形结构。

例如，如图5-7所示，第一电感的匝数为3。这里，可以将第一电感的整体上看作由两个环形组成，而不考虑第一电感的匝数。当然，在实际工艺过程中，两个环形的连接处(例如l2)及由第一匝到另外一匝的连接处(例如l1、l3)可以通过跳线连接，且为了防止短路，在连接处上下两匝是绝缘的。这里，跳线可以是由另外一层金属层构成。另外，第一电感具有输入端和输出端，两个环形中至少一个环形不是闭合环形。

具体地，输入端和输出端均在一个环形上。例如，第一电感的输入端及输出端均在第一环形上，且在第一环形的同一条边上。第一电感的a1端为输入端，a2端为输出端，以虚线m为分界线，将第一电感分成左侧和右侧。第一电感的电流的走向具体如下：从a1处进入，通过第一环形左边的最外匝进入第二环形右边的最内匝，接着进入第二环形左边的中间匝，接着进入第一环形右边的中间匝，接着进入第一环形左边的最内匝，接着进入第二环形右边的最外匝，接着进入第二环形左边的最外匝，接着进入第一环形右边的最内匝，接着进入第一环形左边的中间匝，接着进入第二环形右边的中间匝，接着进入第二环形左边的最内匝，然后进入第一环形右边最外匝，最后到a2处。如此，在第二电感的磁场方向上，第一电感的两个环形产生的磁场互相抵消，避免了电感间的电磁场耦合。

当然，第一电感也可以采用其他绕线方式，只要保证在第二电感的磁场方向上，第一电感两个环形产生的磁场能够互相抵消即可。

在本发明实施例中，第一电感可以为平面电感，电感的材料、匝数，及电感的每一匝的宽度及厚度等可以根据实际需求设置。应当理解的是，第一电感的两个环形的匝数是相等的。

在另一个实施方式中，第三环形为多边形。例如，第三环形为八边形，八边形可以是正八边形。或者，第三环形为圆形，或者，第三环形为椭圆形。当然，第三环形也可以为多边形。可以理解的是，第二电感在衬底上的垂直投影呈现为“o”字形结构。

例如，如图5和图6所示，第二电感的匝数为3。这里，可以将第二电感的整体上看作由一个环形组成，而不考虑第二电感的匝数。当然，在实际工艺过程中，由第一匝到另外一匝的连接处可以通过跳线连接，且为了防止短路，在连接处上下两匝是绝缘的。这里，跳线可以是由另外一层金属层构成。另外，第二电感具有输入端和输出端，第三环形不是闭合环形。

具体地，第二电感的输入端及输出端在第三环形的同一条边上，第二电感的b1端为输入端，b2端为输出端，以虚线m为分界线，将第二电感分成左侧和右侧。第二电感的电流的走向具体如下：从b1处进入，通过第二电感左边的最外匝进入右边的中间匝，接着进入左边的最内匝，接着进入右边的最内匝，接着进入左边的中间匝，然后进入右边的最外匝，最后到b2处。

当然，第二电感也可以采用其他绕线方式，只要保证在第二电感的磁场方向上，第一电感两个环形产生的磁场能够互相抵消即可。

在本发明实施例中，第二电感可以为平面电感，电感的材料、匝数，第二电感的每一匝的宽度及厚度等可以根据实际需求设置。

在一个较优的实施方式中，第一环形、第二环形、第三环形均为圆形，且各个环形的匝数相等。如此，在减小两个电感占用的面积的情况下，在第二电感的磁场方向上，第一电感的两个环形产生的磁场能够互相抵消，避免了电感间的电磁场耦合。

另外，第一电感的输入端及输出端与第二电感的输入端及输出端相邻。可以理解为，第一电感的输入端a1及输出端a2位于第一环形的第一边，第二电感的输入端b1及输出端b2位于第三环形的第二边，这里第一环形的第一边与第三环形的第二边相邻，即两条边大致在同一个竖直方向上。

在本发明实施例中，第一电感和第二电感在衬底上的垂直投影所占用的矩形区域的面积为不大于1平方毫米(mm²)。例如，160×160μm²，与图1中的两个电感占用的面积相比，节约了33％的面积。

图8是本发明实施例提供的电感堆叠结构中电感之间的电磁场耦合示意图。图8与图2中两个电感的取值相同，可以看出，在本发明实施例中，两个电感堆叠设置，但并没有因为两个电感距离的接近而造成两个电感间的电磁场耦合增强。并且，根据本发明实施例的电感堆叠结构，两个电感之间的电磁场耦合强度低于如图2所示的电磁场耦合强度。

需要说明的是，本发明实施例中的电感堆叠结构，适用于所有多谐振腔的宽度应用。例如，低噪声放大器、压控振荡器(voltage-controlledoscillator，vco)。下面以低噪声放大器为例进行详细说明。

图9是本发明实施例提供的低噪声放大器的电路示意图。该低噪声放大器采用如上所述的电感堆叠结构。这里，图9中的电感l1的结构可以为上述的第二电感的结构，电感l2的结构可以为上述的第一电感的结构。

如图9所示，电感l1与电容c1并联形成第一谐振电路，电感l2与电容c2并联形成第二谐振电路。第三电容c连接在第一谐振电路的第一侧与第二谐振电路的第一侧之间。第四电容c连接在第一谐振电路的第二侧与第二谐振电路的第二侧之间。第三电容和第四电容可以是两个相等的电容。

这里，第一谐振电路可以理解为第一谐振腔，第二谐振电路可以理解为第二谐振腔。在一种实施方式中，信号经过晶体管放大后进入两个谐振腔中，产生频带内的两个增益尖峰，两个谐振腔的信号之间通过第三电容和第四电容进行耦合，然后信号被送出到混频器mixer。

进一步，电容c1、电容c2、第三电容c及第四电容c可以位于衬底与最靠近衬底的金属层之间。

图10是本发明实施例提供的低噪声放大器的幅频特性示意图。图10与图3相比，lna中的电感及电容的取值均相同，不同的是电感结构。图10采用如图4所示的电感结构，图3采用如图1所示的电感结构。可以看到，两者的lna产生的增益在目标频带内基本是一致的。在图10中，3db带宽为3ghz，增益水平和带宽大小都与图3基本吻合。

在本发明实施例中，低噪声放大器中的电感采用如上所述的电感堆叠结构，降低了电感的面积，进而降低了芯片成本。另外，电感间的电磁场耦合的强度更弱，使低噪声放大器的性能更加稳定可靠。

还需要说明的是，本发明中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本发明不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。

以上所述，仅为本发明的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。