一种阵列基板及其制作方法、显示装置与流程

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术：

随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高，用户对显示面板的要求也不断提高。

其中，如何减小显示面板的边框宽度是目前亟待解决的问题。

技术实现要素：

本发明的实施例提供一种阵列基板及其制作方法、显示装置，能够在实现窄边框的基础上，避免像素电路层断线。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种阵列基板的制作方法，所述阵列基板的制作方法包括：在基底上形成贯通孔，并在所述贯通孔中填充第一导电材料；在所述基底的第一表面形成像素电路层，所述像素电路层中具有与所述贯通孔一一对应的第一过孔，所述第一过孔在所述基底上的正投影和与其对应的所述贯通孔至少部分重合。

可选的，所述像素电路层包括像素电路；所述阵列基板的制作方法还包括：在所述第一过孔中填充第二导电材料，所述第二导电材料与所述像素电路电连接。

可选的，所述阵列基板的制作方法还包括：在所述基底的与所述第一表面相对的第二表面依次形成连接电路层和覆盖所述连接电路层的保护层；所述连接电路层和所述保护层中具有与所述贯通孔一一对应的第二过孔，所述第二过孔贯穿所述连接电路层和所述保护层，且所述第二过孔在所述基底上的正投影和与其对应的所述贯通孔至少部分重合；其中，所述第二过孔露出位于所述连接电路层侧面的接线端。

可选的，所述阵列基板的制作方法还包括：在所述第二过孔中填充第三导电材料，所述第三导电材料通过所述连接电路层中的接线端与所述连接电路层电连接。

可选的，所述保护层还具有第三过孔，所述第三过孔在所述基底上的正投影与所述连接电路层在所述基底上的正投影至少部分重合；所述连接电路层包括源极驱动电路和栅极驱动电路；所述阵列基板的制作方法还包括：在所述第三过孔中填充氧化物导电材料，并在所述保护层背离所述连接电路层一侧形成驱动电路层，所述驱动电路层用于通过所述氧化物导电材料向所述源极驱动电路和所述栅极驱动电路提供显示信号和时序控制信号。

可选的，所述第一过孔在所述基底上的正投影和与其对应的所述贯通孔完全重合；或者，所述第一过孔在所述基底上的正投影完全覆盖与其对应的所述贯通孔，且其面积大于所述贯通孔的横截面的面积。

第二方面，提供一种阵列基板，包括：基底，所述基底上设置有贯通孔，所述贯通孔中设置有第一导电材料；所述基底的第一表面上设置有像素电路层，所述像素电路层具有与所述贯通孔一一对应的第一过孔，所述第一过孔在所述基底上的正投影和与其对应的所述贯通孔至少部分重合，所述第一过孔中填充有第二导电材料；所述像素电路层包括像素电路，所述像素电路通过设置在所述第一过孔中的第二导电材料与所述第一导电材料电连接。

可选的，所述基底的与所述第一表面相对的第二表面上依次设置有连接电路层和覆盖所述连接电路层的保护层；所述连接电路层和所述保护层中具有与所述贯通孔一一对应的第二过孔，所述第二过孔贯穿所述连接电路层和所述保护层，且所述第二过孔在所述基底上的正投影和与其对应的所述贯通孔至少部分重合；所述第二过孔露出位于所述连接电路层侧面的接线端，所述第二过孔中填充有第三导电材料，所述连接电路层中的接线端通过所述第三导电材料与所述第一导电材料电连接。

可选的，所述阵列基板具有显示区和位于所述显示区外围的周边区；所述贯通孔位于所述周边区，所述连接电路层至少位于所述显示区；所述连接电路层包括所述源极驱动电路和栅极驱动电路。

可选的，所述保护层还具有第三过孔，所述第三过孔在所述基底上的正投影与所述连接电路层在所述基底上的正投影至少部分重合；所述第三过孔中填充有氧化物导电材料；所述阵列基板还包括设置于所述保护层背离所述连接电路层一侧的驱动电路层，所述驱动电路层用于通过所述氧化物导电材料向所述源极驱动电路和所述栅极驱动电路提供显示信号和时序控制信号。

可选的，所述第一过孔在所述基底上的正投影和与其对应的所述贯通孔完全重合；或者，所述第一过孔在所述基底上的正投影完全覆盖与其对应的所述贯通孔，且其面积大于所述贯通孔的横截面的面积。

可选的，所述第二导电材料和所述第三导电材料为银胶、铜膏或锡膏中的任意一种。

第三方面，提供一种显示装置，包括第二方面所述的阵列基板。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种显示装置的结构示意图；

图2为本发明实施例提供的一种显示装置的结构示意图；

图3为本发明实施例提供的一种显示装置的俯视示意图；

图4为本发明实施例提供的一种阵列基板的制作流程图；

图5为本发明实施例提供的一种阵列基板的制作过程图；

图6为本发明实施例提供的一种阵列基板的制作过程图；

图7为本发明实施例提供的一种阵列基板的制作过程图；

图8为本发明实施例提供的一种阵列基板的制作过程图；

图9为本发明实施例提供的一种阵列基板的制作过程图；

图10为本发明实施例提供的一种阵列基板的制作过程图；

图11为本发明实施例提供的一种显示装置的俯视示意图；

图12为本发明实施例提供的一种显示装置的俯视示意图；

图13为本发明实施例提供的一种阵列基板的制作过程图；

图14为本发明实施例提供的一种阵列基板的制作过程图。

附图标记：

1-框架；2-显示面板；3-电路板；4-盖板；11-阵列基板；111-oled器件；1111-第一电极；1112-发光功能层；1113-第二电极；12-封装层；21-阵列基板；22-对置基板；211-led；101-子像素区域；102-显示区；103-周边区；30-基底；301-第一过孔；302-第一导电材料；31-像素电路层；311-第一过孔；312-第二导电材料；32-顶栅型薄膜晶体管；321-有源层；322-栅绝缘层；323-栅极；324-层间绝缘层；3321-第三过孔；325-漏极；326-源极；313-数据线；331-连接电路层；332-保护层；333-第二过孔；334-第三导电材料；41-源极驱动电路；42-栅极驱动电路；34-氧化物导电材料；35-驱动电路层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

显示装置可以用作手机、平板电脑、个人数字助理(personaldigitalassistant，pda)、车载电脑等，本发明实施例对显示面板的具体用途不做特殊限制。

如图1和图2所示，该显示装置例如可以包括框架1、显示面板2、电路板3、盖板4、以及包括摄像头等的其他电子配件。

上述显示面板2可以是有机发光二极管(organiclightemittingdiode，简称oled)显示面板或发光二极管(lightemittingdiode，简称led)显示面板。

以oled显示面板为例(图1仅示出顶发光的oled显示面板)，如图1所示，oled显示面板包括阵列基板11和封装层12。

以led显示面板为例，如图2所示，led显示面板包括阵列基板21和对置基板22。

本发明实施例提供一种阵列基板的制作方法，通过该制作方法制作得到的阵列基板可以用作上述oled显示面板的阵列基板11或上述led显示面板的阵列基板21。当然，通过该制作方法制作得到的阵列基板也可以用作其他类型的显示面板的阵列基板，只要不影响显示面板的正常显示即可。

如图4所示，该阵列基板的制作方法，可以通过如下步骤制作得到：

s11、如图5所示，在基底30上形成贯通孔301。如图6所示，在贯通孔301中填充第一导电材料302。

可选的，基底30可以是刚性基底，也可以是柔性基底。

当基底30为刚性基底时，其材料例如可以是玻璃。

可选的，若基底30为刚性基底，则可以将基底30固定在基台上，并完成形成贯通孔301的工艺、在贯通孔301中填充第一导电材料302的工艺、以及后续在基底30的第一表面形成像素电路层31的工艺。

其中，基台可以包括多个支架，可利用多个支架将基底30固定在基台上。

可选的，若基底30为柔性基底，则基底30的与第一表面相对的一侧还设置有第一承载基板，将基底30固定在第一承载基板上，并完成形成贯通孔301的工艺、在贯通孔301中填充第一导电材料302的工艺、以及后续在基底30的第一表面形成像素电路层31的工艺。

可选的，不对形成贯通孔301的工艺进行限定，具体与基底30的材料有关。

示例的，若基底30的材料包括感光材料，则可以直接通过曝光、显影，形成贯通孔301。

若基底30包括感光材料，则可先形成绝缘薄膜；之后，在绝缘薄膜上形成光刻胶，并对光刻胶进行曝光、显影，形成光刻胶图案；再对绝缘薄膜进行刻蚀，形成具有贯通孔301的基底30。

当基底30为柔性基底时，其材料例如可以是聚酰亚胺(polyimide，简称pi)。

不对贯通孔301的形状进行限定。可选的，贯通孔301的形状可以是圆形、椭圆形、矩形等。

此处，贯通孔301的形状，是指：沿垂直于基底30的厚度的方向，贯通孔301的横截面的形状。

不对贯通孔301的个数进行限定，贯通孔301的个数与实际需求有关。可选的，贯通孔301的个数可以是一个，也可以是多个。

不对第一导电材料302的具体材料进行限定。

可选的，第一导电材料302包括钼(mo)、铜(cu)、钼铌合金(monb)、铝(al)等金属材料；或者，第一导电材料302也可以包括氧化铟锡(indiumtinoxide，简称ito)等氧化物导电材料。

不对贯通孔301的设置位置进行限定，以实际需求为准。

如图3所示，阵列基板包括显示区102和位于显示区102外围的周边区103。可选的，贯通孔301可以设置在阵列基板的显示区102。或者，贯通孔301也可以设置在阵列基板的周边区103。

s12、如图7所示，在基底30的第一表面形成像素电路层31，像素电路层31中具有与贯通孔301一一对应的第一过孔311，第一过孔311在基底30上的正投影和与其对应的贯通孔301至少部分重合。

此处，像素电路层包括像素电路，像素电路至少包括开关晶体管、与发光器件(包括oled器件或led)连接的驱动晶体管、存储电容、向开关晶体管输入数据信号的数据线、以及向开关晶体管输入扫描信号的栅线等。其中，栅线与数据线相互绝缘。

可选的，开关晶体管和驱动晶体管可以是顶栅型薄膜晶体管、底栅型薄膜晶体管、或者双栅型薄膜晶体管中的任意一种。

以顶栅型薄膜晶体管32为例，如图7所示，顶栅型薄膜晶体管包括依次设置在基底30上的有源层321、栅绝缘层322、栅极323、层间绝缘层324，以及设置于层间绝缘层234背离基底30一侧的漏极325和源极326。其中，漏极325和源极326同层设置。

像素电路层31包括多层结构。在形成第一过孔311时，可选的，可以通过一道掩模板(mask)直接在像素电路层31的多层结构中形成第一过孔311；或者，在形成像素电路层31中的每一层结构的同时形成过孔，最终多层结构中的多个过孔交叠形成第一过孔311。

可选的，第一过孔311在基底30上的正投影和与其对应的贯通孔301至少部分重合，包括：第一过孔311在基底30上的正投影恰好和与其对应的贯通孔301完全重合；或者，第一过孔311在基底30上的正投影覆盖与其对应的贯通孔301，且其面积大于该贯通孔301的横截面的面积；或者，贯通孔301覆盖与其对应的第一过孔311在基底30上的正投影，且该贯通孔301的横截面的面积大于该第一过孔311在基底30上的正投影的面积；或者，第一过孔311在基底30上的正投影中的一部分和与其对应的贯通孔301中的一部分重合。

不对第一过孔311在基底30上的正投影的形状进行限定。可选的，第一过孔311在基底30上的正投影的形状可以是圆形、椭圆形、矩形等。

此处，第一过孔311在基底30上的正投影的形状，可以与贯通孔301的形状相同或不同。

可选的，不对第一过孔311的尺寸进行限定，只要第一过孔311的尺寸不影响像素电路层31中的像素电路的正常工作即可。

示例的，第一过孔311的尺寸范围为50～80μm。

其中，若第一过孔311在基底30上的正投影的形状为圆形，则圆形的直径为50～80μm。若第一过孔311在基底30上的正投影的形状为椭圆形，则椭圆形的长轴为50～80μm。若第一过孔311在基底30上的正投影的形状为矩形，则矩形的对角线为50～80μm。

本发明实施例提供一种阵列基板的制作方法，通过在像素电路层31设置第一过孔311，并使第一过孔311在基底30上的正投影与基底30上的贯通孔301至少部分重合。后续可通过第一导电材料302使像素电路层31中的像素电路(例如像素电路中的数据线和栅线)与设置在基底30背离像素电路层31一侧的结构(例如后续形成的连接电路层)沿基底30的厚度方向垂直连接，这样一来，一方面，可以节省阵列基板的空间，例如，省去设置在显示面板的周边区(位于显示区外围)的柔性电路板(flexibleprintedcircuit简称fpc)，当所述阵列基板应用于显示装置时，有利于显示装置(尤其是拼接屏)进行窄边框设计；另一方面，还可以提升芯片的速度并降低功耗。在此基础上，由于第一导电材料302的材料与基底30的材料不同，二者的热膨胀系数也不相同，若在第一表面上形成需高温退火或高温沉积的薄膜，则可能导致第一导电材料302受热膨胀，并凸出基底30的第一表面。而相关技术常采用缩小显示面板中的遮光结构(例如，像素电路中的源极和漏极)的线宽来提高显示面板的开口率。这样一来，在第一导电材料302凸出基底30的第一表面的情况下，很容易导致遮光结构断线，从而影响显示面板的显示效果。本发明实施例通过在像素电路层31设置第一过孔311，由于像素电路层31中设置第一过孔311的区域，不存在其他膜层，因此，在第一过孔311在基底30上的正投影与贯通孔301重合的区域，即使设置在贯通孔301中的第一导电材料302受热膨胀，并超出基底30的第一表面，也不会造成像素电路层31中的任意一层断线。

可选的，如图8所示，像素电路层31包括像素电路；所述阵列基板的制作方法还包括：在第一过孔311中填充第二导电材料312，第二导电材料312与像素电路电连接。

本领域的技术人员应该知道，像素电路包括多个导电结构，多个导电结构中的一部分相互电连接，一部分相互绝缘。

本发明实施例中的第二导电材料312在与像素电路电连接的同时，应确保不影响像素电路中多个导电结构的连接关系，避免影响像素电路的正常工作。

示例的，第二导电材料312与像素电路中的栅线和/或数据线电连接。

像素电路层31还可以包括向驱动晶体管输入工作电压vdd的第一电压端和为发光器件输入接地电压的第二电压端，并且，第一电压端和/或第二电压端与第二导电材料312电连接。

此处，栅极、数据线、第一电压端、以及第二电压端之间相互绝缘。

不对第二导电材料312的具体材料进行限定。可选的，第二导电材料312可以是银胶、铜膏、以及锡膏等。

本发明实施例中，通过在第一过孔311中填充第二导电材料312，可通过第二导电材料312，使得像素电路层31中的像素电路与第一导电材料302电连接。同时，若在形成像素电路层31的过程中，包括高温退火或高温沉积薄膜等需要高温的工艺，并且第一导电材料302因高温工艺受热膨胀，凸出第一表面。但是，由于填充第二导电材料312的步骤在形成像素电路层31之后，因此，第二导电材料312可以避开制备像素电路层31过程中的所有高温工艺，并在第一导电材料302因高温工艺受热膨胀之后形成，从而可避免第二导电材料312在第一导电材料302受热膨胀过程中断线。

可选的，如图9所示，所述阵列基板的制作方法还包括：在基底30的与第一表面相对的第二表面依次形成连接电路层331和覆盖连接电路层331的保护层332，连接电路层331和保护层332中具有与贯通孔301一一对应的第二过孔333，第二过孔333贯穿连接电路层331和保护层332，且第二过孔333在基底30上的正投影和与其对应的贯通孔301至少部分重合。其中，第二过孔333露出位于连接电路层331侧面的接线端。

此处，在阵列基板上设置有阵列基板栅极驱动(gatedriveronarray，简称goa)的情况下，连接电路层331可以仅包括源极驱动电路。或者，连接电路层331可以包括栅极驱动电路和源极驱动电路。

可选的，若基底30为刚性基底，则可以利用基台翻转基底30，以露出基底30的第二表面；之后，再完成在基底30的第二表面上形成连接电路层331、保护层332、以及后续在第二过孔333中填充第三导电材料334的工艺。

可选的，若基底30为柔性基底，则在像素电路层31背离第二表面一侧设置有第二承载基板；剥离第二承载基板后再完成在基底30的第二表面上形成连接电路层331、保护层332、以及后续在第二过孔333中填充第三导电材料334的工艺。

可选的，第二过孔333在基底30上的正投影和与其对应的贯通孔301至少部分重合，包括：第二过孔333在基底30上的正投影恰好和与其对应的贯通孔301完全重合；或者，第二过孔333在基底30上的正投影覆盖与其对应的贯通孔301，且其面积大于该贯通孔301的横截面的面积；或者，贯通孔301覆盖与其对应的第二过孔333在基底30上的正投影，且该贯通孔301的横截面的面积大于该第二过孔333在基底30上的正投影的面积；或者，第二过孔333在基底30上的正投影中的一部分和与其对应的贯通孔301中的一部分重合。

不对第二过孔333在基底30上的正投影的形状进行限定。可选的，第二过孔333在基底30上的正投影的形状可以是圆形、椭圆形、矩形等。

此处，第二过孔333在基底30上的正投影的形状，可以与贯通孔301的形状相同或不同。

可选的，不对第二过孔333的尺寸进行限定。

示例的，第二过孔333的尺寸范围为50～80μm。

其中，若第二过孔333在基底30上的正投影的形状为圆形，则圆形的直径为50～80μm。若第二过孔333在基底30上的正投影的形状为椭圆形，则椭圆形的长轴为50～80μm。若第二过孔333在基底30上的正投影的形状为矩形，则矩形的对角线为50～80μm。

本发明实施例中，通过在基底30的第二表面形成连接电路层331和保护层332，该连接电路层331和保护层332具有贯穿其中的第二过孔333，第二过孔333露出位于连接电路层331侧面的接线端。以便后续在第二过孔333中填充导电材料，使连接电路层331中的电路通过第二过孔333露出的接线端与设置在第一表面上的像素电路层31中的像素电路连接。同时，由于连接电路层331上会包括金属线等，金属材料的金属线容易被氧化，因此，可在连接电路层331背离基底30一侧设置覆盖连接电路层331的保护层332，以对连接电路层331起到保护作用。

可选的，如图10所示，所述阵列基板的制作方法还包括：在第二过孔333中填充第三导电材料334，第三导电材料334通过连接电路层331中的接线端与连接电路层31电连接。

本领域的技术人员应该知道，在连接电路层331包括多个接线端的情况下，通过多个接线端输出的信号或输出的信号的时间不相同。

本发明实施例中的第三导电材料334在与多个接线端电连接的同时，应避免多个接线端之间通过第三导电材料334电连接。

可选的，第三导电材料334的材料可以是银胶、铜膏、以及锡膏。

本发明实施例中，通过在第二过孔333中填充第三导电材料334，使第三导电材料334通过第二过孔333露出的接线端与连接电路层31电连接。以使得连接电路层331通过第三导电材料334、第一导电材料302、以及第二导电材料312与像素电路层31中的像素电路电连接，从而利用连接电路层331驱动像素电路层31工作。

在上述基础上，如图1和图3所示，若通过所述阵列基板的制作方法制备得到阵列基板用作oled显示面板的阵列基板11，则oled显示面板的阵列基板11还具有多个子像素区域101，oled显示面板的阵列基板11包括位于每个子像素区域101中的oled器件111，oled器件111包括依次层叠设置在衬底上的第一电极1111、发光功能层1112、第二电极1113。第一电极1111为阳极，第二电极1113为阴极；或者，第一电极1111为阴极，第二电极1113为阳极。此外，oled显示面板的阵列基板11还包括用于驱动oled器件111发光的像素电路。

该像素电路用于分别向第一电极1111和第二电极1113输入不同的电压，从而使第一电极1111与第二电极1113之间形成电场。发光功能层1112在电场的驱动下，通过载流子注入，电子和空穴结合形成激子，进而辐射复合形成发光的现象。

如图2和图3所示，若通过所述阵列基板的制作方法制备得到阵列基板用作led显示面板的阵列基板21，则led显示面板的阵列基板21还具有多个子像素区域101，led显示面板的阵列基板21包括位于每个子像素区域101中的led211。此外，led显示面板的阵列基板21还包括用于驱动led211发光的像素电路。

该像素电路用于分别向led211的正极和负极提供不同的电压，以使得led211发光。

其中，led211可以发出单色光；或者，led211也可以直接发出三基色光。

可选的，如图13所示，保护层332还具有第三过孔3321，第三过孔3321在基底30上的正投影与连接电路层31在基底30上的正投影至少部分重合；如图12所示，连接电路层331包括源极驱动电路41和栅极驱动电路；所述阵列基板的制作方法还包括：如图14所示，在第三过孔3321中填充氧化物导电材料34，并在保护层332背离连接电路层31一侧形成驱动电路层35，驱动电路层35用于通过氧化物导电材料向源极驱动电路41和栅极驱动电路42提供显示信号和时序控制信号。

此处，驱动电路包括电源电路(poweric)、时序控制电路(tconic)、灰阶电路等。驱动电路层35向源极驱动电路41和栅极驱动电路42提供的显示信号包括：驱动电路层35向源极驱动电路41提供数据信号；驱动电路层35向栅极驱动电路42提供扫描信号。

可选的，氧化物导电材料例如可以是ito。

可选的，若基底30为刚性基底，则在形成驱动电路层35之后，所述阵列基板的制作方法还包括：将阵列基板从基台上取出。

可选的，若基底30为柔性基底，则在形成驱动电路层35之后，所述阵列基板的制作方法还包括：剥离第二承载基板。

本发明实施例中，由于氧化物导电材料34与氧气、水汽接触不会被腐蚀。因此，通过在保护层332上的第三过孔3321中填充氧化物导电材料，以使得驱动电路层35通过氧化物导电材料34与连接电路层331电连接，避免直接将连接电路层331暴露出来被腐蚀。

可选的，如图7所示，第一过孔311在基底30上的正投影和与其对应的贯通孔301完全重合；或者，如图8所示，第一过孔311在基底30上的正投影完全覆盖与其对应的贯通孔301，且其面积大于所述贯通孔的横截面的面积。

本发明实施例中，由于像素电路层31中设置第一过孔311的区域，必然不会设置像素电路，且第一导电材料302受热时，仅沿基底的厚度方向膨胀。因此，在第一导电材料302受热膨胀超出基底30的第一表面时，可完全避免受热膨胀后的第一导电材料302，导致像素电路层31中的任意一层断线。

可选的，在第一过孔311中填充第二导电材料312，包括：采用点胶的方式在第一过孔311中填充第二导电材料312；或者，采用化学镀工艺在第一过孔311中填充第二导电材料312。

在第二过孔333中填充第三导电材料334，包括：采用点胶的方式在第二过孔333中填充第三导电材料334；或者，采用化学镀工艺在第二过孔333中填充第三导电材料334。

其中，第二导电材料312的材料与第三导电材料334的材料可以相同或不同。

当采用点胶的方式在第一过孔311中填充第二导电材料312，或采用点胶的方式在第二过孔333中填充第三导电材料334时，第二导电材料312的材料和第三导电材料334的材料可以是银胶。

其中，一滴银胶的粒径应小于等于第一过孔311和第二过孔333的尺寸，以避免银胶卡在第一过孔311或第二过孔333中无法与第一导电材料302电连接。

本发明实施例中，可通过点胶或者化学镀工艺在第一过孔311中填充第二导电材料312、在第二过孔333中填充第三导电材料334。

本发明实施例提供一种阵列基板，如图5-图8所示，基底30，基底30上设置有贯通孔301，贯通孔301中设置有第一导电材料302。基底30的第一表面上设置有像素电路层31，像素电路层31具有与贯通孔301一一对应的第一过孔311，第一过孔311在基底30上的正投影和与其对应的贯通孔301至少部分重合，第一过孔311中填充有第二导电材料312。像素电路层312包括像素电路，像素电路通过设置在第一过孔311中的第二导电材料312与第一导电材料302电连接。

可选的，基底30可以是刚性基底，也可以是柔性基底。

当基底30为刚性基底时，其材料例如可以是玻璃。

当基底30为柔性基底时，其材料例如可以是pi。

不对贯通孔301的形状进行限定。可选的，贯通孔301的形状可以是圆形、椭圆形、矩形等。

不对贯通孔301的个数进行限定，贯通孔301的个数与实际需求有关。可选的，贯通孔301的个数可以是一个，也可以是多个。

不对第一导电材料302的具体材料进行限定。

可选的，第一导电材料302包括mo、cu、monb、al等金属材料；或者，第一导电材料302也可以包括ito等氧化物导电材料。

不对贯通孔301的设置位置进行限定，以实际需求为准。

如图3所示，阵列基板包括显示区102和位于显示区102外围的周边区103。可选的，贯通孔301可以设置在阵列基板的显示区102。或者，贯通孔301也可以设置在阵列基板的周边区103。

可选的，像素电路层包括像素电路，像素电路至少包括开关晶体管、与发光器件(包括oled器件或led)连接的驱动晶体管、存储电容、向开关晶体管输入数据信号的数据线、以及向开关晶体管输入扫描信号的栅线等。

本领域的技术人员应该知道，像素电路包括多个导电结构，多个导电结构中的一部分相互电连接，一部分相互绝缘。

本发明实施例中的第二导电材料312在与像素电路电连接的同时，应确保不影响像素电路中多个导电结构的连接关系，避免影响像素电路的正常工作。

示例的，第二导电材料312与像素电路中的栅线和/或数据线电连接。

像素电路层31还可以包括向驱动晶体管输入工作电压vdd的第一电压端和为发光器件输入接地电压的第二电压端，并且，第一电压端和/或第二电压端与第二导电材料312电连接。

此处，栅极、数据线、第一电压端、以及第二电压端之间相互绝缘。

可选的，开关晶体管和驱动晶体管可以是顶栅型薄膜晶体管、底栅型薄膜晶体管、或者双栅型薄膜晶体管中的任意一种。

以顶栅型薄膜晶体管为例，如图7所示，顶栅型薄膜晶体管包括依次设置在基底30上的有源层321、栅绝缘层322、栅极323、层间绝缘层324，以及设置于层间绝缘层234背离基底30一侧的漏极325和源极326。其中，漏极325和源极326同层设置。

像素电路层31包括多层结构。在形成第一过孔311时，可选的，可以通过一道mask直接在像素电路层31的多层结构中形成第一过孔311；或者，在形成像素电路层31中的每一层结构的同时形成过孔，最终多层结构中的多个过孔交叠形成第一过孔311。

可选的，第一过孔311在基底30上的正投影和与其对应的贯通孔301至少部分重合，包括：第一过孔311在基底30上的正投影恰好和与其对应的贯通孔301完全重合；或者，第一过孔311在基底30上的正投影覆盖与其对应的贯通孔301，且其面积大于该贯通孔301的横截面的面积；或者，贯通孔301覆盖与其对应的第一过孔311在基底30上的正投影，且该贯通孔301的横截面的面积大于该第一过孔311在基底30上的正投影的面积；或者，第一过孔311在基底30上的正投影中的一部分和与其对应的贯通孔301中的一部分重合。

不对第一过孔311在基底30上的正投影的形状进行限定。可选的，第一过孔311在基底30上的正投影的形状可以是圆形、椭圆形、矩形等。

此处，第一过孔311在基底30上的正投影的形状，可以与贯通孔301的形状相同或不同。

可选的，不对第一过孔311的尺寸进行限定，只要第一过孔311的尺寸不影响像素电路层31中的像素电路的正常工作即可。

示例的，第一过孔311的尺寸范围为50～80μm。

其中，若第一过孔311在基底30上的正投影的形状为圆形，则圆形的直径为50～80μm。若第一过孔311在基底30上的正投影的形状为椭圆形，则椭圆形的长轴为50～80μm。若第一过孔311在基底30上的正投影的形状为矩形，则矩形的对角线为50～80μm。

不对第二导电材料312的具体材料进行限定。可选的，第二导电材料312可以是银胶、铜膏、以及锡膏等。

本发明实施例提供一种阵列基板，通过在像素电路层31设置第一过孔311，并使第一过孔311在基底30上的正投影与基底30上的贯通孔301至少部分重合。这样一来，可以利用填充在贯通孔301中的第一导电材料302使像素电路层31中的像素电路(例如像素电路中的数据线和栅线)与设置在基底30背离像素电路层31一侧的结构(例如连接电路层)沿基底30的厚度方向垂直连接。相较于相关技术，可以节省阵列基板的空间，当所述阵列基板应用于显示装置时，有利于显示装置(尤其是拼接屏)进行窄边框设计。在此基础上，由于像素电路层31中设置第一过孔311的区域，必然不会设置像素电路，因此，在第一过孔311在基底30上的正投影与贯通孔301重合的区域，即使设置在贯通孔301中的第一导电材料302受热膨胀，并超出基底30的第一表面，也不会造成像素电路层31中的任意一层断线。同时，由于是在像素电路层31的第一过孔中填充第二导电材料312，因此，填充第二导电材料312的步骤必然在形成像素电路层31之后，因此，第二导电材料312可以避开制备像素电路层31过程中的所有高温工艺，并在第一导电材料302因高温工艺受热膨胀之后形成，从而可避免第二导电材料312在第一导电材料302受热膨胀过程中断线。

可选的，如图9和图10所示，基底30的与第一表面相对的第二表面上依次设置有连接电路层331和覆盖连接电路层331的保护层332；连接电路层331和保护层332中具有与贯通孔301一一对应的第二过孔333，第二过孔333贯穿连接电路层331和保护层334，且第二过孔333在基底30上的正投影和与其对应的贯通孔301至少部分重合；第二过孔333露出位于连接电路层331侧面的接线端，第二过孔333中填充有第三导电材料334，连接电路层331中的接线端通过第三导电材料334与第一导电材料302电连接。

此处，在阵列基板的第一表面上设置有goa电路的情况下，连接电路层331可以仅包括源极驱动电路。或者，连接电路层331可以包括栅极驱动电路和源极驱动电路。

可选的，第二过孔333在基底30上的正投影和与其对应的贯通孔301至少部分重合，包括：第二过孔333在基底30上的正投影恰好和与其对应的贯通孔301完全重合；或者，第二过孔333在基底30上的正投影覆盖与其对应的贯通孔301，且其面积大于该贯通孔301的横截面的面积；或者，贯通孔301覆盖与其对应的第二过孔333在基底30上的正投影，且该贯通孔301的横截面的面积大于该第二过孔333在基底30上的正投影的面积；或者，第二过孔333在基底30上的正投影中的一部分和与其对应的贯通孔301中的一部分重合。

本领域的技术人员应该知道，在连接电路层331包括多个接线端的情况下，通过多个接线端输出的信号或输出的信号的时间不相同。

本发明实施例中的第三导电材料334在与多个接线端电连接的同时，应避免多个接线端之间通过第三导电材料334电连接。

不对第二过孔333在基底30上的正投影的形状进行限定。可选的，第二过孔333在基底30上的正投影的形状可以是圆形、椭圆形、矩形等。

此处，第二过孔333在基底30上的正投影的形状，可以与贯通孔301的形状相同或不同。

可选的，不对第二过孔333的尺寸进行限定。

示例的，第二过孔333的尺寸范围为50～80μm。

其中，若第二过孔333在基底30上的正投影的形状为圆形，则圆形的直径为50～80μm。若第二过孔333在基底30上的正投影的形状为椭圆形，则椭圆形的长轴为50～80μm。若第二过孔333在基底30上的正投影的形状为矩形，则矩形的对角线为50～80μm。

可选的，第三导电材料334的材料可以是银胶、铜膏、以及锡膏等。

本发明实施例中，通过在基底30的第二表面形成连接电路层331和保护层332，该连接电路层331和保护层332具有贯穿其中的第二过孔333，第二过孔333露出位于连接电路层331侧面的接线端。以便后续在第二过孔333中填充第三导电材料334，以使连接电路层331中的电路通过第二过孔333露出的接线端与设置在第一表面上的像素电路层31中的像素电路电连接，从而利用连接电路层331驱动像素电路层31工作。同时，由于连接电路层331上会包括金属线等，金属材料的金属线容易被氧化，因此，可在连接电路层331背离基底30一侧设置覆盖连接电路层331的保护层332，以对连接电路层331起到保护作用。

可选的，如图12所示，贯通孔301位于周边区103，连接电路层331至少位于显示区102；连接电路层331包括源极驱动电路41和栅极驱动电路42。此处，设置在阵列基板的第一表面上的发光器件可以是顶发光。

示例的，以连接电路层331包括源极驱动电路41为例，像素电路层31包括1000根数据线，每根数据线与500个开关晶体管的源极326电连接。其中，如图8-图10所示，与同一根数据线313连接的500个开关晶体管(图8-图10仅示出两个开关晶体管)通过该数据线313与第二导电材料312、第一导电材料302第三导电材料334、以及源极驱动电路电连接。

可选的，如图11所示，连接电路层331设置在显示区102和周边区103。如图12所示，连接电路层331仅设置在显示区102。

本发明实施例中，通过将连接电路层331至少设置在显示区102，相较于现有技术中将源极驱动电路41和栅极驱动电路42全部设置在周边区103，可减小周边区的面积，当所述阵列基板应用于显示装置时，有利于显示装置(尤其是拼接屏)进行窄边框设计。

此外，如图11所示，在阵列基板的第一表面设置上有goa电路的情况下，连接电路层331也可以仅包括源极驱动电路41，且源极驱动电路41至少位于显示区102。

相较于现有技术中将源极驱动电路41全部设置在周边区103，可减小周边区的面积，当所述阵列基板应用于显示装置时，有利于显示装置(尤其是拼接屏)进行窄边框设计。

可选的，如图13和图14所示，保护层332还具有第三过孔3321，第三过孔3321在基底30上的正投影与连接电路层331在基底30上的正投影至少部分重合；第三过孔3321中填充有氧化物导电材料34；阵列基板还包括设置于保护层332背离连接电路层331一侧的驱动电路层35，驱动电路层35用于通过氧化物导电材料34向源极驱动电路41和栅极驱动电路42提供显示信号和时序控制信号。

此处，驱动电路包括poweric、tconic、灰阶电路等。驱动电路层35向源极驱动电路41和栅极驱动电路42提供的显示信号包括：驱动电路层35向源极驱动电路41提供数据信号；驱动电路层35向栅极驱动电路42提供扫描信号。

可选的，氧化物导电材料例如可以是ito。

本发明实施例中，由于氧化物导电材料34与氧气、水汽接触不会被腐蚀。因此，通过在保护层332上的第三过孔3321中填充氧化物导电材料，以使得驱动电路层35通过氧化物导电材料34与连接电路层331电连接，避免直接将连接电路层331暴露出来被腐蚀。

可选的，如图7所示，第一过孔311在基底30上的正投影和与其对应的贯通孔301完全重合；或者，如图8所示，第一过孔311在基底30上的正投影完全覆盖与其对应的贯通孔301，且其面积大于所述贯通孔的横截面的面积。

本发明实施例中，由于像素电路层31中设置第一过孔311的区域，必然不会设置像素电路，且第一导电材料302受热时，仅沿基底的厚度方向膨胀。因此，在第一导电材料302受热膨胀超出基底30的第一表面时，可完全避免受热膨胀后的第一导电材料302，导致像素电路层31中的任意一层断线。

本发明实施例还提供一种显示装置，包括前述任一实施例所述的阵列基板。

该显示装置的用途和类型可参考前文，在此不再赘述。

本发明实施例提供一种显示装置，具有与前述阵列基板相同的技术效果，在此不再赘述。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。