SOI衬底及相关方法与流程

本文件的各方面整体涉及半导体衬底。更具体的实施方式涉及绝缘体上硅(soi)衬底。

背景技术：

绝缘体上硅(soi)衬底包括电绝缘体上方的硅结。soi衬底已用于减少电容。

技术实现要素：

绝缘体上硅(soi)管芯的实施方式可包括具有第一侧和第二侧的硅层，以及直接耦接到硅层的第二侧的绝缘层。绝缘层可不耦接到任何其他硅层。

soi管芯的实施方式可包括以下各项中的一者、全部或任一者：

soi管芯可包括硅层的第一侧上的多个半导体器件。

soi管芯可包括直接耦接到硅层的第二侧的导电层。

硅层可小于35微米(μm)厚。

绝缘层可包括导热材料。

制造soi管芯的方法的实施方式可包括通过将衬底的第二侧背磨到所需衬底厚度而在硅衬底的第二侧的周边周围形成环，在背磨后将绝缘层沉积到硅衬底的第二侧上，去除硅衬底的第二侧的周边周围的环，以及将硅衬底切割成多个soi管芯。

制造soi管芯的方法的实施方式可包括以下各项中的一者、全部或任一者：

该方法可包括在硅衬底的第一侧上形成多个半导体器件，该第一侧与硅衬底的第二侧相对。

所述多个硅管芯可小于35μm厚。

该方法还可包括对硅衬底的第二侧进行应力消除蚀刻。

可使用共蒸镀或共溅射来沉积绝缘层。

该方法还可包括在绝缘层的沉积期间通过热耗散器件来耗散热量。

共蒸镀或共溅射可在不需要热耗散的温度下进行。

该方法可不包括注入氢。

该方法中可不使用牺牲载体衬底。

制造soi管芯的方法的实施方式可包括通过将硅衬底的第二侧背磨到所需衬底厚度而在硅衬底的第二侧的周边周围形成环，将导电层沉积到硅衬底的第二侧上，将绝缘层沉积在导电层上方，去除硅衬底的第二侧的周边周围的环，以及将硅衬底切割成多个soi管芯。

制造soi管芯的方法的实施方式可包括以下各项中的一者、全部或任一者：

该方法还可包括对导电层进行图案化。

导电层可包含钛。

硅衬底可被减薄到小于35μm。

可使用共蒸镀或共溅射来沉积绝缘层。

绝缘体上硅(soi)管芯的实施方式可仅包括具有第一侧和第二侧的硅层、耦接到硅层的第一侧的半导体器件、以及直接耦接到硅层的第二侧的绝缘层。绝缘层可不耦接到任何其他硅层。

对于本领域的普通技术人员而言，通过说明书和附图并且通过权利要求书，上述以及其他方面、特征和优点将会显而易见。

附图说明

将在下文中结合附图来描述各实施方式，其中类似标号表示类似元件，并且：

图1是绝缘体上硅(soi)管芯的剖面侧视图；

图2是其周边周围形成有环的soi衬底的剖面侧视图；

图3a至图3j是形成soi管芯的方法的实施方式的剖面侧视图；并且

图4a至图4e是形成soi管芯的方法的第二实施方式的剖面侧视图。

具体实施方式

本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。本领域已知的符合预期绝缘体上硅(soi)衬底和管芯的许多另外的部件、组装过程和/或方法元素将显而易见地能与本公开的特定实施方式一起使用。因此，例如，尽管公开了特定实施方式，但是此类实施方式和实施部件可包括符合预期操作和方法的本领域已知用于此类soi衬底和管芯以及实施部件和方法的任何形状、尺寸、样式、类型、模型、版本、量度、浓度、材料、数量、方法元素、步骤等。

参见图1，示出了soi管芯的剖面侧视图。soi管芯2包括硅层4。硅层4包括第一侧6以及与第一侧相对的第二侧8。在各种实施方式中，作为非限制性示例，硅层4可为外延硅层、多晶硅层、单晶硅层、它们的任何组合、或任何其他含硅层材料。在其他实施方式中，应当理解，可使用除含硅层之外的层，作为非限制性示例，诸如砷化镓、碳化硅或含金属层。虽然本公开主要涉及硅和soi管芯，但应当理解，本文所公开的原理可应用于其他不含硅的管芯。在各种实施方式中，一个或多个半导体器件可耦接到硅层的第一侧6。在此类实施方式中，所述一个或多个半导体器件可包括高电压结器件或电源管理器件，而在其他实施方式中，所述一个或多个半导体器件可包括其他类型的半导体器件。

在各种实施方式中，硅层4可小于35微米(微米，μm)厚。在其他实施方式中，其可为35或更多μm厚。在特定实施方式中，硅层4可薄至约8μm厚。在硅层4将用于中电压应用[100伏特(v)或2安培(a)]的实施方式中，硅层可为约20-30μm厚。在硅层4将用于高电压应用(1kv,10a)的其他实施方式中，硅层可大于100μm厚。

soi管芯还包括耦接到层4的第二侧8的绝缘层10。在各种实施方式中，绝缘层10可直接耦接到层4的第二侧8。绝缘层可包括任何电绝缘体，并且在特定实施方案中，可包括导热的电绝缘体。在特定实施方式中，作为非限制性示例，绝缘层可包含bn、aln、alox、tiox、tinx、sio2、蓝宝石(α-al2o3)、云母、ta2o5、金刚石、sixny、sic、gan、氧化石墨烯、纳米复合材料硅酸盐、硅橡胶、石墨聚合物基体、碳化钨、任何其他电绝缘材料、或它们的任何组合。在soi管芯2将用于中电压应用[100伏特(v)或2安培]的实施方式中，绝缘层可为约2,000-5,000埃(a)厚。在soi管芯2将用于高电压应用(1kv，10安培)的其他实施方式中，绝缘层可为约1μm厚。在其他实施方式中，绝缘层可小于2ka厚或大于1μm厚。在特定实施方式中，绝缘层的厚度可为3μm或更厚。

在各种实施方式中，且如图1所示，绝缘层10的侧壁可为与硅层4的侧壁12共延的连续层。在其他实施方式中，绝缘层10可被图案化。虽然图1未示出，但在各种实施方式中，soi管芯2可包括直接耦接到层4的第二侧8的导电层。在特定实施方式中，导电层可介于层4与绝缘层10之间。在绝缘层10被图案化的实施方式中，导电层可填充绝缘层中的凹陷部。导电层也可被图案化。在包括导电层的实施方式中，导电层可包含钛、铝、铜、金、银镍、任何其他金属、它们的任何合金、或它们的任何组合。

在各种实施方式中，绝缘层10不耦接到除硅层4之外的任何其他层或硅层。虽然soi管芯的各种实施方式包括绝缘层上方的硅层且绝缘层在第二硅层(或第二硅层的至少一部分)上方，但本文所公开的soi管芯的实施方式可仅包括单个硅层。在此类实施方式中，这可允许绝缘层10的第二侧14完全暴露。在特定实施方式中，soi管芯可仅包括具有第一侧6和第二侧8的硅层4，以及直接耦接到硅层4的第二侧8的绝缘层10。绝缘层10在各种实施方式中可被图案化。在其他实施方式中，soi管芯可仅包括具有第一侧和第二侧的硅层、耦接到或形成在硅层的第一侧之上/之中的半导体器件、以及直接耦接到硅层的第二侧的绝缘层。在另外的实施方式中，soi管芯可仅包括具有第一侧和第二侧的硅层、耦接到硅层的第二侧的绝缘层、以及直接耦接到硅层的第二侧及绝缘层的导电层。

参见图2，示出了其周边周围形成有环的soi衬底的剖面侧视图。在各种实施方式中，可在形成图1所示的soi管芯2之前形成图2所示的衬底16。soi衬底16包括具有第一侧24和第二侧26的衬底18。作为非限制性示例，衬底18可为外延硅衬底、多晶硅衬底、单晶硅衬底、它们的任何组合、或任何其他含硅衬底材料。在其他实施方式中，应当理解，可使用除含硅衬底之外的衬底，作为非限制性示例，诸如砷化镓、碳化硅或含金属衬底。虽然本公开主要涉及硅和soi衬底，但应当理解，本文所公开的原理可应用于其他不含硅的衬底。如图2所示，衬底18包括减薄部分20和环22，该环在衬底的周边周围延伸。该环可使用由日本东京的disco以商品名taiko销售的工艺通过背磨产生。衬底18的减薄部分20可小于35微米(μm)厚。在其他实施方式中，其可为35或更多μm厚。在特定实施方式中，衬底18的减薄部分20可薄至约8μm厚。在其他特定实施方式中，衬底的减薄部分20可为约20-30μm厚。

soi衬底16包括耦接到衬底18的第二侧26的绝缘层28。在各种实施方式中，绝缘层28可直接耦接到衬底18的第二侧26。绝缘层可包括任何电绝缘体，并且在特定实施方式中，可包括导热的电绝缘体。在特定实施方式中，作为非限制性示例，绝缘层可包含bn、aln、alox、tiox、tinx、sio2、蓝宝石(α-al2o3)、云母、ta2o5、金刚石、sixny、sic、gan、氧化石墨烯、纳米复合材料硅酸盐、硅橡胶、石墨聚合物基体、碳化钨、任何其他电绝缘材料、或它们的任何组合。在各种实施方式中，绝缘层28可为约2,000-5,000埃(a)厚。在其他实施方式中，绝缘层28可为约1μm厚。在另外的实施方式中，绝缘层28可小于2ka厚、大于1μm厚、或介于2ka与1μm厚之间。在特定实施方式中，绝缘层可为3μm或大于3μm厚。在各种实施方式中，且如图2所示，绝缘层28可为覆盖衬底18的第二侧26的实心连续层。在其他实施方式中，绝缘层28可被图案化。在各种实施方式中，绝缘层28不耦接到除衬底18之外的任何其他衬底。

在各种实施方式中，soi衬底16还可包括耦接到绝缘层28并耦接到衬底18的第二侧26的导电层(图2中未示出)。在各种实施方式中，导电层可直接耦接到衬底18的第二侧26。在特定实施方式中，导电层可介于衬底18与绝缘层28之间。在包括导电层的实施方式中，导电层可为本文此前公开的任何类型的材料并且可被图案化或可不被图案化。

参见图3a至图3j，示出了用于形成soi管芯的方法的各个点处的衬底的剖面侧视图。具体参见图3a，用于形成soi管芯的方法可包括在衬底32的第一侧34上形成多个半导体器件30，或将多个半导体器件30耦接到衬底32的第一侧34。虽然图3a至图3j指示在减薄衬底之前和/或在施加绝缘层之前在衬底32上形成所述多个半导体器件30，但在其他实施方式中，可在减薄衬底之后和/或在将绝缘层施加到衬底之后在衬底上形成所述多个半导体器件。所述多个半导体器件可为本文所公开的任何类型的半导体器件。

参见图3b，用于形成soi管芯的方法可包括将背磨胶带38施加到衬底32的第一侧34。参见图3c，该方法还可包括最初减薄衬底42。在各种实施方式中，衬底可最初被减薄到约355μm，但在其他实施方式中，衬底可被减薄到大于或小于该厚度。可通过背磨、蚀刻或任何其他减薄技术来减薄衬底32。

参见图3d，用于形成soi管芯的方法包括通过将衬底32的第二侧背磨到所需的衬底厚度而在衬底32的第二侧36的周边周围形成环40。在特定实施方式中，该背磨可使用由日本东京的disco公司以商品名taiko销售的工艺。该背磨沿着衬底32的第二侧36的周边留下未去除的材料的环(taiko环)，这有助于防止衬底在进一步加工期间卷曲、翘曲或以其他方式弯曲，与此同时去除衬底32的第二侧36的大部分厚度和材料。环40还可为施加到衬底的绝缘层提供足够的应力管理，如本文随后所述。在形成半导体器件的方法的其他实施方式中，可不使用taiko工艺，而是可使用另一种背磨或其他材料去除技术，诸如通过湿法蚀刻来去除材料。在各种实施方式中，衬底32的减薄部分42可为50μm厚。在其他实施方式中，其可大于或小于50μm厚，包括本文此前公开的任何管芯或衬底厚度。

参见图3e，用于形成soi管芯的方法可包括蚀刻衬底32的第二侧36或减薄部分42。在特定实施方式中，该蚀刻可为应力消除蚀刻。该应力消除蚀刻可用于获得晶圆的最终所需厚度。该应力消除蚀刻可包括湿法化学蚀刻。在其他实施方式中，其可包括干法蚀刻或抛光而非湿法化学蚀刻，但是湿法化学蚀刻可产生更干净的衬底且残余颗粒更少。酸可用于蚀刻衬底，并且作为非限制性示例，在各种实施方式中可包括氢氟酸、乙酸、硝酸以及任何其他酸或它们的组合。可严密监测并控制湿法化学蚀刻，以便实现晶圆的目标厚度。在各种实施方式中，可蚀刻衬底32的第二侧36直到衬底的减薄部分42为25μm厚。在其他实施方式中，可蚀刻衬底32直到减薄部分42大于或小于25μm厚。在衬底被湿法蚀刻的实施方式中，湿法蚀刻可使衬底准备好更好地粘附到随后沉积的材料和/或器件。在各种实施方式中，可去除背磨胶带38。

参见图3f，用于形成soi管芯的方法包括在背磨之后将绝缘层44沉积到衬底32的第二侧36上。在各种实施方式中，可在低温下沉积绝缘层44。低温沉积可允许沉积绝缘层而不使衬底过热，尤其是在已减薄衬底的情况下。衬底32可具有低热阻。在各种实施方式中，绝缘层可通过旋涂技术、化学气相沉积(cvd)、溅射、蒸镀、共溅射或共蒸镀来沉积，并且在特定实施方式中，可在不需要热耗散的温度下沉积。在绝缘层使用共溅射或共蒸镀来沉积的实施方式中，可改善soi管芯的总体性能以及绝缘层44与衬底32的粘附。然而，在各种实施方式中，该方法可包括在绝缘层44的沉积期间通过热耗散器件来耗散热量。热耗散器件可包括冷却卡盘或常用蒸发器以及其他器件。绝缘层44可为本文此前公开的任何绝缘材料，并且能够以本文此前公开的任何厚度施加。在图3f所示的实施方式中，该方法包括将绝缘层44直接沉积到衬底32的第二侧36。在其他实施方式中，该方法可包括在绝缘层的沉积之前将导电层直接沉积到衬底的第二侧。导电层可增强绝缘层与衬底之间的粘附，而且在衬底上提供潜在的电触点。在此类实施方式中，导电层可包含本文所公开的任何导电材料。在各种实施方式中，作为非限制性示例，可通过溅射、蒸镀、电镀、任何其他沉积技术或它们的任何组合来沉积导电层。

参见图3g，用于形成soi管芯的方法包括将衬底32安装到膜框架。第一侧34和/或所述多个半导体器件30可直接耦接到膜框架46。参见图3h，该方法可包括去除环40。可通过磨削衬底的环部分来去除环。在其他实施方式中，可通过等离子蚀刻或者作为非限制性示例，使用激光或锯从其余衬底切下环来去除环。在各种实施方式中，去除环以达到与耦接到膜框架的soi衬底的侧面相对的soi衬底50的背侧48基本上水平的程度。

参见图3i，用于形成soi管芯的方法包括将最终切割胶带52施加到soi衬底50的背侧48或施加到绝缘层44。在此类实施方式中，该方法还可包括去除用于将衬底32耦接到图3g所解释的膜框架的外露胶带。在其他实施方式中，并不施加最终切割胶带，而是可倒装soi衬底，从而将绝缘层44直接耦接到现有胶带。

参见图3j，用于形成soi管芯的方法可包括将衬底32(和soi衬底50)切割成多个soi管芯54。作为非限制性示例，可通过锯56、激光、等离子蚀刻、或任何其他切割器件或方法对soi衬底进行切割。在各种实施方式中，soi管芯可在切割后耦接到插入器。

参见图4a至图4e，示出了用于形成soi管芯的方法的第二实施方式的剖面侧视图。具体参见图4a，该方法可包括对耦接到衬底62的第二侧60的绝缘层58进行图案化。如图所示，已使用本文件中公开的任何减薄方法减薄衬底62以形成环。在此类实施方式中，该方法包括掩蔽绝缘层，并且去除不存在掩模图案的绝缘层的部分。除了绝缘层58被图案化之外，soi衬底64可与图3f所示的soi衬底相同或类似。用于产生图3f所示且相对于该图描述的soi衬底的工艺也可用于制造具有图4a所示的图案化绝缘层的soi衬底。

在图4a所示的实施方式中，该方法包括将绝缘层58直接沉积到衬底62的第二侧60上。在其他实施方式中，该方法可包括在绝缘层的沉积之前将导电层直接沉积到衬底的第二侧上。导电层可增强绝缘层与衬底之间的粘附，而且在衬底上提供潜在的电触点。导电层可被图案化。在另外的实施方式中，导电层可沉积在图案化绝缘层58中形成的凹陷部64内。导电层还可覆盖与绝缘层的第一侧68相对的绝缘层58的第二侧66的全部或一部分。导电层可包含本文所公开的任何导电材料。在各种实施方式中，作为非限制性示例，可通过溅射、蒸镀、电镀、任何其他沉积技术或它们的任何组合来沉积导电层。

参见图4b，用于形成soi管芯的方法的实施方式包括将衬底62安装到膜框架70。第一侧72和/或所述多个半导体器件74可直接耦接到膜框架70。参见图4c，该方法可包括去除环76。可通过磨削衬底的环部分或本文件中公开的任何其他方法来去除环76。在各种实施方式中，去除环以达到衬底的端部80上的衬底62的第二侧78与绝缘层58的第二侧66基本上呈水平的程度。

参见图4d，用于形成soi管芯的方法可包括将最终切割胶带82施加到绝缘层58的第二侧66。在此类实施方式中，该方法还可包括去除用于将衬底62耦接到如相对于图4b所解释的膜框架70的外露胶带。在其他实施方式中，并不施加最终切割胶带，而是可倒装soi衬底84，从而将绝缘层58直接耦接到现有胶带。

参见图4e，用于形成soi管芯的方法包括将衬底62(和soi衬底84)切割成多个soi管芯86。作为非限制性示例，可通过锯88、激光、等离子蚀刻、或任何其他切割器件或方法对soi衬底84进行切割。在各种实施方式中，soi管芯可在切割后耦接到插入器。

本文所公开的soi衬底和soi管芯的实施方式可在不使用在衬底内注入氢的工艺、不在衬底内形成气泡、不破坏衬底、和/或不必抛光衬底的情况下形成。此外，该方法可在不使用牺牲载体衬底且不必切开、磨削或以其他方式去除牺牲载体衬底的情况下执行。形成soi管芯的此类实施方式的方法可具有背侧绝缘材料的足够的应力管理，以便能够在没有牺牲载体衬底的情况下形成soi管芯，同时仍具有耦接到绝缘层的薄硅层。这样，所得的soi管芯中可不存在剩余载体材料。

本文所公开的soi管芯的实施方式包括硅衬底的第一侧上的一个或多个半导体器件。

本文所公开的所述一个或多个soi管芯包括直接耦接到硅层的第二侧的导电层。

本文所公开的soi管芯的实施方式可包括含导热材料的绝缘层。

制造soi管芯的方法(如本文所公开的那些)可包括在硅衬底的第一侧上形成多个半导体器件，该第一侧与硅衬底的第二侧相对。

制造soi管芯的方法(如本文所公开的那些)可包括对硅衬底的第二侧进行应力消除蚀刻。

制造soi管芯的方法(如本文所公开的那些)可包括使用共蒸镀和共溅射中的一者来沉积绝缘层。

制造soi管芯的方法可包括在绝缘层的沉积期间通过热耗散器件来耗散热量。

制造soi管芯的方法可包括对导电层进行图案化。

soi管芯实施方式(如本文所公开的那些)可包括含钛的导电层。

在以上描述中提到soi衬底/管芯实施部件、子部件、方法和子方法的特定实施方式的地方，应当显而易见的是，可在不脱离其实质的情况下作出多种修改，并且可将这些实施方式、实施部件、子部件、方法和子方法应用于其他soi衬底/管芯。