半导体封装结构及其制备方法与流程

本发明涉及半导体封装技术领域，特别是涉及一种半导体封装结构及其制备方法。

背景技术：

在现有的天线手机终端应用中，天线传送和接收讯号需要经过多个功能模块(譬如，有源元件及无源元件)和天线去组合而成，传统的封装结构的做法是将各个功能模块和天线组装在pcb板上。而上述结构中各功能模块及天线在pcb板的表面排布，会占据pcb板较大的面积，使得整个封装结构存在传输讯号的线路较长、电性及天线效能较差、功耗较大及封装体积较大等问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体封装结构及其制备方法，用于解决现有技术中封装结构存在的传输讯号的线路较长、电性及天线效能较差、功耗较大及封装体积较大等问题。

为实现上述目的及其他相关目的，本发明提供一种半导体封装结构，所述半导体封装结构包括：

重新布线层；

芯片，倒装键合于所述重新布线层的下表面，且与所述重新布线层电连接；

电连接结构，位于所述重新布线层的上表面，且与所述重新布线层电连接；

塑封层，位于所述重新布线层的上表面，且将所述电连接结构塑封；

第一天线层，位于所述塑封层的上表面，且与所述电连接结构相连接；

框架结构，位于所述塑封层的上表面，且位于所述第一天线层的外围；

盖板，位于所述框架结构的顶部；

第二天线层，位于所述盖板的下表面，且与所述第一天线层具有间距；

焊球凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。

可选地，所述重新布线层包括：

布线介电层，位于所述牺牲层的上表面；

金属叠层结构，位于所述布线介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

可选地，所述重新布线层还包括：

种子层，位于所述布线介电层内，且与所述金属叠层结构电连接；

塑封材料层，位于所述布线介电层内，且位于所述种子层的下表面；

底层介电层，位于所述布线介电层的下表面。

可选地，所述框架结构包括树脂框架结构、金属框架结构或陶瓷框架结构；所述盖板包括玻璃盖板。

可选地，所述第一天线层包括若干个第一天线，所述第二天线层包括若干个第二天线，所述第一天线与所述第二天线一一上下对应设置。

可选地，所述芯片内具有有源元件及无源元件。

可选地，所述半导体封装结构还包括底部填充层，所述底部填充层位于所述芯片与所述重新布线层之间。

为实现上述目的及其他相关目的，本发明还提供一种半导体封装结构的制备方法，所述半导体封装结构的制备方法包括如下步骤：

提供基底，于所述基底的上表面形成牺牲层；

于所述牺牲层的上表面形成重新布线层；

于所述重新布线层的上表面形成电连接结构，所述电连接结构与所述重新布线层电连接；

于所述重新布线层的上表面形成塑封层，所述塑封层将所述电连接结构塑封；

于所述塑封层的上表面形成第一天线层，所述第一天线层与所述电连接结构电连接；

于所述塑封层的上表面形成框架结构，所述框架结构位于所述第一天线层的外围；

提供盖板，所述盖板的一表面形成有第二天线层；将所述盖板键合于所述框架结构的顶部，键合后所述第二天线层位于所述盖板的下表面，且与所述第一天线层具有间距；

去除所述基底及所述牺牲层；

提供芯片，将所述芯片倒装键合于所述重新布线层的下表面，所述芯片与所述重新布线层实现电性连接；

于所述重新布线层的下表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接。

可选地，于所述牺牲层的上表面形成所述重新布线层包括如下步骤：

于所述牺牲层的上表面形成底层介电层；

于所述底层介电层的上表面形成塑封材料层；

于所述塑封材料层的上表面形成种子层；

对所述种子层及所述塑封材料层进行图形化处理；

于所述底层介电层的上表面形成布线介电层及金属叠层结构，所述金属叠层结构位于所述布线介电层内，且与所述种子层电连接；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

可选地，形成的所述框架结构包括树脂框架结构、金属框架结构部或陶瓷框架结构；提供的所述盖板包括玻璃盖板。

可选地，于所述塑封层的上表面形成所述第一天线层包括如下步骤：

于所述塑封层的上表面形成第一天线材料层；

对所述第一天线材料层进行刻蚀以得到包括多个间隔排布的第一天线的所述第一天线层；

于所述盖板的一表面形成所述第二天线层包括如下步骤：

于所述盖板的一表面形成第二天线材料层；

对所述第二天线材料层进行刻蚀以得到包括多个间隔排布的第二天线的所述第二天线层；

所述第一天线与所述第二天线一一上下对应设置。

可选地，将所述芯片倒装键合于所述重新布线层的下表面之后还包括于所述芯片及所述重新布线层之间形成底部填充层的步骤。

如上所述，本发明的半导体封装结构及其制备方法，具有以下有益效果：本发明的半导体封装结构通过将第一天线层、第二天线层及芯片上下塑封，可以有效减小封装结构的体积，提高器件的集成度；通过将有源元件及无源元件集成在芯片内，可以进一步减小封装结构的体积，进一步提高器件的集成度；第一天线层与第二天线层之间仅有空气隔离，空气的介质损耗极小，可以降低第一天线层与第二天线层的信号损耗，且本发明的半导体封装结构中传输讯号路径较短，可以得到更好的电性及天线性能。

附图说明

图1显示为本发明实施例一中提供的半导体封装结构的制备方法的流程图。

图2至15显示为本发明实施例一中提供的半导体封装结构的制备方法中各步骤所得结构的截面结构示意图；其中，图15显示为本发明实施例二中提供的半导体封装结构的截面结构示意图。

元件标号说明

10基底

11牺牲层

12重新布线层

121底层介电层

122塑封材料层

123种子层

124布线介电层

125金属叠层结构

126开口

13电连接结构

14塑封层

15第一天线层

151第一天线

16框架结构

17盖板

18第二天线层

181第二天线

19焊球凸块

20空气腔

21芯片

22底部填充层

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

请参阅图1，本发明提供一种半导体封装结构的制备方法，所述半导体封装结构的制备方法包括如下步骤：

1)提供基底，于所述基底的上表面形成牺牲层；

2)于所述牺牲层的上表面形成重新布线层；

3)于所述重新布线层的上表面形成电连接结构，所述电连接结构与所述重新布线层电连接；

4)于所述重新布线层的上表面形成塑封层，所述塑封层将所述电连接结构塑封；

5)于所述塑封层的上表面形成第一天线层，所述第一天线层与所述电连接结构电连接；

6)于所述塑封层的上表面形成框架结构，所述框架结构位于所述第一天线层的外围；

7)提供盖板，所述盖板的一表面形成有第二天线层；将所述盖板键合于所述框架结构的顶部，键合后所述第二天线层位于所述盖板的下表面，且与所述第一天线层具有间距；

8)去除所述基底及所述牺牲层；

9)提供芯片，将所述芯片倒装键合于所述重新布线层的下表面，所述芯片与所述重新布线层实现电性连接；

10)于所述重新布线层的下表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接。

在步骤1)中，请参阅图1中的s1步骤及图2，提供基底10，于所述基底10的上表面形成牺牲层11。

作为示例，所述基底10的材料可以为硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种材料或两种以上的复合材料，其形状可以为圆形、方形或其它任意所需形状。优选地，本实施例中，所述基底10的材料为玻璃，即所述基底10优选为玻璃基底。

作为示例，所述牺牲层11在后续工艺中作为重新布线层与所述基底10的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述重新布线层具有一定的结合力，另外，其与所述基底10亦具有较强的结合力，一般来说，所述牺牲层11与所述基底10的结合力需大于与所述重新布线层的结合力。

作为示例，所述牺牲层11可以包括聚合物层、带状粘附层或光热转化(lthc)层；具体的，所述牺牲层11的材料可以选自双面均具有粘性的胶带(譬如，芯片附着膜或非导电膜等等)或通过旋涂工艺制作的粘合胶等；优选地，本实施例中，所述牺牲层11优选为uv胶带，其在uv光(紫外光)照射后很容易被撕离；当然，在其他示例中，所述牺牲层11也可以选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(epoxy)、硅橡胶(siliconerubber)、聚酰亚胺(pi)、聚苯并恶唑(pbo)、苯并环丁烯(bcb)等，在后续分离所述基底10时，可采用湿法腐蚀、化学机械研磨等方法去除所述牺牲层11。

作为示例，所述牺牲层11还可以通过自动贴片工艺形成。

在步骤2)中，请参阅图1中的s2步骤及图3至图5，于所述牺牲层11的上表面形成重新布线层12。

作为示例，步骤2)中，于所述牺牲层11的上表面形成所述重新布线层12可以包括如下步骤：

2-1)于所述牺牲层11的上表面形成底层介电层121，如图3所示；

2-2)于所述底层介电层121的上表面形成塑封材料层122，如图3所示；

2-3)于所述塑封材料层122的上表面形成种子层123，如图3所示；

2-4)对所述种子层123及所述塑封材料层122进行图形化处理，如图4所示；具体的可以采用光刻刻蚀工艺对所述种子层123及所述塑封材料层122进行图形化处理；

2-5)于所述底层介电层121的上表面形成布线介电层124及金属叠层结构125，所述金属叠层结构125位于所述布线介电层124内，且与所述种子层123电连接，如图5所示；所述金属叠层结构125包括多层间隔排布的金属线层(未标示出)及金属插塞(未标示出)，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

作为示例，所述底层介电层121的材料可以包括低k介电材料。具体的，所述第二介质层20的材料可以包括采用环氧树脂、硅胶、pi、pbo、bcb、氧化硅、磷硅玻璃及含氟玻璃中的一种材料；所述底层介电层121可以采用诸如旋涂、cvd、等离子增强cvd等工艺形成。

作为示例，所述塑封材料层122的材料可以包括但不仅限于聚酰亚胺、硅胶或环氧树脂等等。

作为示例，可以采用但不仅限于溅射工艺形成所述种子层123；所述种子层123的材料可以包括ti(钛)及cu(铜)中的至少一种；具体的，所述种子层123可以为钛层，也可以为铜层，也可以为钛层和铜层的叠层结构，还可以为钛铜合金层。

作为示例，所述布线介电层124的材料可以包括低k介电材料。作为示例，所述布线介电层124可以采用环氧树脂、硅胶、pi、pbo、bcb、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、cvd、等离子增强cvd等工艺形成所述布线介电层124。

作为示例，所述金属线层可以包括单层金属层，也可以包括两层或多层金属层。作为示例，所述金属线层的材料及所述金属插塞的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。

在步骤3)中，请参阅图1中的s3步骤及图6，于所述重新布线层12的上表面形成电连接结构13，所述电连接结构13与所述重新布线层12电连接。

作为示例，可以采用打线工艺或柱键合工艺于所述重新布线层12的上表面形成所述电连接结构13；所述电连接结构13可以包括焊线或导电柱。

作为示例，所述电连接结构13的数量可以根据实际需要进行设定，图6中仅以示意出四根所述电连接结构13作为示例，在实际示例中，所述电连接结构13的数量并不以此为限。

在步骤4)中，请参阅图1中的s4步骤及图7至图8，于所述重新布线层12的上表面形成塑封层14，所述塑封层14将所述电连接结构13塑封。

作为示例，可以采用但不仅限于模塑底部填充工艺、压印模塑工艺、传递模塑工艺、液体密封塑封工艺、真空层压工艺或旋涂工艺等于所述重新布线层12的上表面形成所述塑封层14；优选地，本实施例中，采用模塑底部填充工艺于所述重新布线层12的上表面形成所述塑封层14。采用模塑底部填充工艺形成所述塑封层14，所述塑封层14可以顺畅而迅速地填满所述电连接结构13之间的间隙，可以有效避免出现界面分层；且模塑底部填充工艺不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。

作为示例，所述塑封层14的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。

作为示例，初始形成的所述塑封层14的上表面可以高于所述电连接结构13的顶部，如图7所示，此时，在形成所述塑封层14之后，还需执行将所述塑封层14进行减薄的工艺，具体的，可以采用但不仅限于化学机械研磨工艺对所述塑封层14进行减薄，使得保留的所述塑封层14的上表面与所述电连接结构13的顶部相平齐，如图8所示。当然，在其他示例中，初始形成的所述塑封层14的上表面即与所述电连接结构13的顶部相平齐，如图8所示，此时，则可以节省对所述塑封层14进行减薄的工艺。

在步骤5)中，请参阅图1中的s5步骤及图9，于所述塑封层14的上表面形成第一天线层15，所述第一天线层15与所述电连接结构13电连接。

作为示例，于所述塑封层14的上表面形成所述第一天线层15可以包括如下步骤：

5-1)于所述塑封层14的上表面形成第一天线材料层(未示出)；

5-2)对所述第一天线材料层进行刻蚀以得到包括多个间隔排布的第一天线151的所述第一天线层15；即所述第一天线层15可以包括若干个第一天线151；若干个所述第一天线151于所述塑封层14的上表面可以呈任意形状排布(譬如，呈阵列排布等等)，且相邻所述第一天线151之间具有间距。所述第一天线层15内所述第一天线151的数量可以根据实际需要进行设定，图10中仅以所述第一天线层15包括四个所述第一天线151作为示例，在实际示例中，所述第一天线层15内所述第一天线151的数量并不以此为限。

作为示例，可以采用电镀工艺、物理气相沉积工艺或化学气相沉积工艺形成所述第一天线层15；所述第一天线层15的材料可以均包括但不仅限于铜、铝及银中的至少一种。

作为示例，所述第一天线151的形状可以包括但不仅限于块状或螺旋状等等。

在步骤6)中，请参阅图1中的s6步骤及图10，于所述塑封层14的上表面形成框架结构16，所述框架结构16位于所述第一天线层15的外围。

作为示例，所述框架结构16包括树脂框架结构、金属框架结构或陶瓷框架结构。

作为示例，所述框架结构16可以环绕所述第一天线层15四周，且所述框架结构16与所述第一天线层15之间具有间距。

作为示例，可以采用键合工艺将所述框架结构16键合于所述塑封层14的上表面。

在步骤7)中，请参阅图1中的s7步骤及图11，提供盖板17，所述盖板17的一表面形成有第二天线层18；将所述盖板17键合于所述框架结构16的顶部，键合后所述第二天线层18位于所述盖板17的下表面，且所述第二天线层18与所述第一天线层15具有间距。

作为示例步骤7)后，所述盖板17将所述框架结构17内的的区域密封，以形成空气腔20，所述第一天线15及所述第二天线18均位于所述空气腔20内。

作为示例，所述盖板17可以包括但不仅限于玻璃盖板。

作为示例，于所述盖板17的一表面形成所述第二天线层18包括如下步骤：

于所述盖板17的一表面形成第二天线材料层(未示出)；

对所述第二天线材料层进行刻蚀以得到包括多个间隔排布的第二天线181的所述第二天线层18；即所述第二天线层18可以包括若干个第二天线181，若干个所述第二天线181于所述框架结构16的下表面可以呈任意形状排布(譬如，呈阵列排布)，且相邻所述第二天线181之间具有间距。所述第二天线层18内所述第二天线181的数量可以根据实际需要进行设定，图11中仅以所述第二天线层18包括四个所述第二天线181作为示例，在实际示例中，所述第二天线层18内所述第二天线181的数量并不以此为限。

作为示例，所述第二天线181可以与所述第一天线151一一上下对应设置。

作为示例，所述第二天线181的材料可以包括但不仅限于铜、铝及银中的至少一种。

在步骤8)中，请参阅图1中的s8步骤及图12，去除所述基底10及所述牺牲层11。

作为示例，去除所述基底10的同时可以去除所述牺牲层11。

作为示例，可以采用研磨工艺、减薄工艺或撕除工艺去除所述牺牲层11及所述基底10；优选地，本实施例中，采用撕除所述牺牲层11的方式去除所述基底10。

作为示例，步骤8)之后还包括如下步骤：于所述重新布线层12内形成开口126，所述开口126贯穿所述底部介电层121及所述塑封材料层122以裸露出所述种子层123，如图13所示。具体的，可以采用光刻刻蚀工艺自所述重新布线层12的下表面进行刻蚀以形成所述开口126。

在步骤9)中，请参阅图1中的s9步骤及图14，提供芯片21，将所述芯片21倒装键合于所述重新布线层12的下表面，所述芯片21与所述重新布线层12实现电性连接。

作为示例，所述芯片21可以为任意一种功能芯片，所述芯片21内可以形成有器件结构(未示出)，所述芯片21的正面可以形成有连接焊垫(未示出)，所述连接焊垫与所述器件结构电连接。

作为示例，所述芯片21中的所述器件结构可以包括有源元件及无源元件。

作为示例，可以采用现有的任意一种键合工艺将所述芯片21倒装键合于所述重新布线层12的下表面；所述芯片21的所述连接焊垫经由部分所述开口与所述重新布线层12中的所述金属叠层结构125电连接。

作为示例，将所述芯片21倒装键合于所述重新布线层12的下表面之后还包括于所述芯片21及所述重新布线层12之间形成底部填充层22的步骤；具体的，可以采用但不仅限于喷墨工艺、点胶工艺、压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺中的至少一种形成所述底部填充层22；所述底部填充层22的材料可以包括但不仅限于聚酰亚胺、硅胶及环氧树脂中的至少一种。所述底部填充层22可以增强所述芯片21与所述重新布线层12的结合强度，并保护所述重新布线层12。

在步骤10)中，请参阅图1中的s10步骤及图15，于所述重新布线层12的下表面形成焊球凸块19，所述焊球凸块19与所述重新布线层12电连接。

作为示例，所述焊球凸块19位于所述芯片21外围的所述开口126内，所述焊球凸块19与所述种子层123相接触。

作为示例，所述焊球凸块19的材料可以包括铜及锡中的至少一种。

本发明的半导体封装结构的制备方法制备的所述半导体封装结构通过将所述第一天线层15、所述第二天线层18及所述芯片21上下塑封，可以有效减小所述半导体封装结构的体积，提高器件的集成度；通过将所述有源元件及所述无源元件集成在所述芯片21内，可以进一步减小所述封装结构的体积，进一步提高器件的集成度；所述第一天线层15与所述第二天线层18之间仅有空气隔离，空气的介质损耗极小，可以降低所述第一天线层15与所述第二天线层18的信号损耗，且本发明的半导体封装结构中传输讯号路径较短，可以得到更好的电性及天线性能。

实施例二

请结合图2至图14继续参阅15，本发明还提供一种半导体封装结构，所述半导体封装结构包括：重新布线层12；芯片21，所述芯片21倒装键合于所述重新布线层12的下表面，且所述芯片21与所述重新布线层12电连接；电连接结构13，所述电连接结构13位于所述重新布线层12的上表面，且所述电连接结构13与所述重新布线层12电连接；塑封层14，所述塑封层14位于所述重新布线层12的上表面，且所述塑封层14将所述电连接结构13塑封；第一天线层15，所述第一天线层15位于所述塑封层14的上表面，且所述第一天线层15与所述电连接结构13相连接；框架结构16，所述框架结构16位于所述塑封层14的上表面，且所述框架结构16位于所述第一天线层15的外围；盖板17，所述盖板17位于所述框架结构16的顶部；第二天线层18，所述第二天线层18位于所述盖板17的下表面，且所述第二天线层18与所述第一天线层15具有间距；焊球凸块19，所述焊球凸块19位于所述重新布线层12的下表面，且所述焊球凸块19与所述重新布线层12电连接。

作为示例，所述重新布线层12可以包括：布线介电层124，位于所述牺牲层11的上表面；金属叠层结构125，所述金属叠层结构125位于所述布线介电层124内，所述金属叠层结构125包括多层间隔排布的金属线层(未标示出)及金属插塞(未标示出)，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

作为示例，所述布线介电层124的材料可以包括低k介电材料。具体的，所述布线介电层124的材料可以包括采用环氧树脂、硅胶、pi、pbo、bcb、氧化硅、磷硅玻璃及含氟玻璃中的一种材料；所述布线介电层124可以采用诸如旋涂、cvd、等离子增强cvd等工艺形成。

作为示例，所述重新布线层12还可以包括：种子层123，所述种子层123位于所述布线介电层124内，且所述种子层123与所述金属叠层结构125电连接；塑封材料层122，所述塑封材料层122位于所述布线介电层124内，且位于所述种子层123的下表面；所述布线介电层124包覆所述塑封材料层122及所述种子层123底层介电层121，所述底层介电层121位于所述布线介电层124的下表面。

作为示例，所述底层介电层121的材料可以包括低k介电材料。具体的，所述底层介电层121材料可以包括采用环氧树脂、硅胶、pi、pbo、bcb、氧化硅、磷硅玻璃及含氟玻璃中的一种材料；所述底层介电层121可以采用诸如旋涂、cvd、等离子增强cvd等工艺形成。

作为示例，所述塑封材料层122的材料可以包括但不仅限于聚酰亚胺、硅胶或环氧树脂等等。

作为示例，可以采用但不仅限于溅射工艺形成所述种子层123；所述种子层123的材料可以包括ti(钛)及cu(铜)中的至少一种；具体的，所述种子层123可以为钛层，也可以为铜层，也可以为钛层和铜层的叠层结构，还可以为钛铜合金层。

作为示例，所述布线介电层124的材料可以包括低k介电材料。作为示例，所述布线介电层124可以采用环氧树脂、硅胶、pi、pbo、bcb、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、cvd、等离子增强cvd等工艺形成所述布线介电层124。

作为示例，所述金属线层可以包括单层金属层，也可以包括两层或多层金属层。作为示例，所述金属线层的材料及所述金属插塞的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。

作为示例，所述芯片21可以为任意一种功能芯片，所述芯片21内可以形成有器件结构(未示出)，所述芯片21的正面可以形成有连接焊垫(未示出)，所述连接焊垫与所述器件结构电连接。

作为示例，所述芯片21中的所述器件结构可以包括有源元件及无源元件。

作为示例，可以采用现有的任意一种键合工艺将所述芯片21倒装键合于所述重新布线层12的下表面；所述芯片21的所述连接焊垫与所述重新布线层12中的所述金属叠层结构125电连接。

作为示例，所述电连接结构13可以包括焊线或导电柱。

作为示例，所述电连接结构13的数量可以根据实际需要进行设定，图15中仅以示意出四根所述电连接结构13作为示例，在实际示例中，所述电连接结构13的数量并不以此为限。

作为示例，所述塑封层14的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。

作为示例，所述塑封层14的上表面与所述电连接结构13的顶部相平齐。

作为示例，所述第一天线层15包括若干个第一天线151；若干个所述第一天线151于所述塑封层14的上表面呈任意形状排布(譬如，呈阵列排布)，且相邻所述第一天线151之间具有间距。所述第一天线层15内所述第一天线151的数量可以根据实际需要进行设定，图15中仅以所述第一天线层15包括四个所述第一天线151作为示例，在实际示例中，所述第一天线层15内所述第一天线151的数量并不以此为限。

作为示例，可以采用电镀工艺、物理气相沉积工艺或化学气相沉积工艺形成所述第一天线层15；所述第一天线层15的材料可以均包括但不仅限于铜、铝及银中的至少一种。

作为示例，所述框架结构16包括树脂框架结构、金属框架结构或陶瓷框架结构。

作为示例，所述框架结构16可以环绕所述第一天线层15四周，且所述框架结构16与所述第一天线层15之间具有间距。

作为示例，可以采用键合工艺将所述框架结构16键合于所述塑封层14的上表面。

所述盖板17将所述框架结构17内的的区域密封，以形成空气腔20，所述第一天线15及所述第二天线18均位于所述空气腔20内。

作为示例，所述盖板17可以包括但不仅限于玻璃盖板。

作为示例，所述第二天线层18可以包括若干个第二天线181，若干个所述第二天线181于所述框架结构16内呈任意形状排布(譬如，呈阵列排布)，且相邻所述第二天线181之间具有间距。所述第二天线层18内所述第二天线181的数量可以根据实际需要进行设定，图11中仅以所述第二天线层18包括四个所述第二天线181作为示例，在实际示例中，所述第二天线层18内所述第二天线181的数量并不以此为限。

作为示例，所述第二天线181可以与所述第一天线151一一上下对应设置。

作为示例，所述第二天线181的材料可以包括但不仅限于铜、铝及银中的至少一种。

作为示例，所述焊球凸块19的材料可以包括铜及锡中的至少一种。

本发明所述的半导体封装结构通过将所述第一天线层15、所述第二天线层18及所述芯片21上下塑封，可以有效减小所述半导体封装结构的体积，提高器件的集成度；通过将所述有源元件及所述无源元件集成在所述芯片21内，可以进一步减小所述封装结构的体积，进一步提高器件的集成度；所述第一天线层15与所述第二天线层18之间仅有空气隔离，空气的介质损耗极小，可以降低所述第一天线层15与所述第二天线层18的信号损耗，且本发明的半导体封装结构中传输讯号路径较短，可以得到更好的电性及天线性能。

综上所述，本发明提供一种半导体封装结构及其制备方法，所述半导体封装结构包括：重新布线层；芯片，倒装键合于所述重新布线层的下表面，且与所述重新布线层电连接；电连接结构，位于所述重新布线层的上表面，且与所述重新布线层电连接；塑封层，位于所述重新布线层的上表面，且将所述电连接结构塑封；第一天线层，位于所述塑封层的上表面，且与所述电连接结构相连接；框架结构，位于所述塑封层的上表面，且位于所述第一天线层的外围；盖板，位于所述框架结构的顶部；第二天线层，位于所述盖板的下表面，且与所述第一天线层具有间距；焊球凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。本发明的半导体封装结构通过将第一天线层、第二天线层及芯片上下塑封，可以有效减小封装结构的体积，提高器件的集成度；通过将有源元件及无源元件集成在芯片内，可以进一步减小封装结构的体积，进一步提高器件的集成度；第一天线层与第二天线层之间仅有空气隔离，空气的介质损耗极小，可以降低第一天线层与第二天线层的信号损耗，且本发明的半导体封装结构中传输讯号路径较短，可以得到更好的电性及天线性能。

上述实施方式仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。