一种绝缘栅双极性晶体管结构及其制备方法与流程

本发明属于功率半导体器件技术领域，具体地，涉及一种绝缘栅双极性晶体管(即igbt)结构及其制备方法。

背景技术：

绝缘栅双极性晶体管(igbt)结合了金属氧化物半导体场效应晶体管(mosfet)和双极结型晶体管(bjt)的优势，既有mosfet器件电压驱动、高输入阻抗和开关速度快的特点，又有bjt导通压降低和电流驱动能力强的特点，因而广泛应用在能源转换、机车牵引、工业变频、汽车电子和消费电子等领域，是电力电子领域重要核心器件之一。

图1所示为现有沟槽栅igbt结构，该结构包含三个电极：底部集电极c(10)、顶部发射极e(8)和栅极g(9)。其内部包括：由n+发射极区1、p型基区2和n-漂移区4构成的nmos，由顶部p+发射极区3、p型基区2、n-漂移区4、n+缓冲区5和底部p++集电极区6构成的宽基区双极结型晶体管pnp，以及中间浮空p型基区2a。器件栅结构是由沟槽栅电极9和栅介质层7组成。栅极9电压高于器件阈值电压时，nmos导通，电流由n+发射极区1进入n-漂移区4，给下方宽基区pnp晶体管提供基极驱动电流，开启pnp晶体管，使器件导通；栅极9电压低于阈值电压时，nmos关断，不再有电流注入到n-漂移区，使器件关断。

但是，igbt结构导通时空穴电流容易进入沟道反型区，使沟道区发生电导调制，产生集电极偏置感应势垒降低(cibl)效应，使器件阈值电压降低、饱和集电极电流增大，导致器件短路工作失效；并且导通时漂移区内存储大量载流子，致使器件关断过程相对较慢。

技术实现要素：

针对现有技术的不足，本发明提出一种igbt结构，可抑制集电极偏置感应势垒降低(cibl)效应，提升器件短路工作能力，同时提高器件关断速度，减小关断功耗。

根据本发明的一方面，提供一种绝缘栅双极性晶体管(igbt)结构，包括：集电极结构，包括底部集电极，位于所述底部集电极上方的p++集电极区和位于所述p++集电极区上方的n+缓冲层；漂移区，位于集电极结构上方，其中，漂移区中有超结结构，超结结构为沿着第三维z方向依次交替放置的多根第一掺杂立柱和多根第二掺杂立柱；表面结构，位于漂移区上方，其中，表面结构包括p基区、浮空p基区、设置在p基区中的沟槽栅极以及p+发射极区和n+发射极区、以及设置在浮空p基区、沟槽栅极和p+发射极区和n+发射极区上方的顶部发射极，其中，所述p+发射极区与n+发射极区交替放置在垂直于平面的所述第三维z方向上。

进一步地，第一掺杂立柱为p型立柱，第二掺杂立柱为n型立柱。

进一步地，漂移区内每一n型立柱与一n+发射极区相对应，每一p型立柱与一p+发射极区相对应。

进一步地，绝缘栅双极性晶体管结构还包括：隔离介质层，设置在顶部发射极下方；栅介质，包围沟槽栅极。

进一步地，n+发射极区、p基区与n型立柱构成输入nmos结构。

根据本发明的另一方面，提供一种制备绝缘栅双极性晶体管(igbt)结构的方法，包括：制备衬底；在衬底的正面形成漂移区，漂移区中有超结结构，超结结构为沿着第三维z方向依次交替放置的多根第一掺杂立柱和多根第二掺杂立柱；在漂移区上方形成表面结构，表面结构包括p基区、浮空p基区、设置在p基区中的沟槽栅极以及p+发射极区和n+发射极区、以及设置在浮空p基区、沟槽栅极和p+发射极区和n+发射极区上方的顶部发射极，其中，p+发射极区与n+发射极区交替放置在垂直于平面的第三维z方向上。在衬底的背面通过离子注入的方式形成n+缓冲层、位于n+缓冲层下方的p++集电极区，并通过金属化工艺形成位于p++集电极区下方的底部集电极。

进一步地，第一掺杂立柱为p型立柱，第二掺杂立柱为n型立柱。

进一步地，每一n型立柱与一n+发射极区相对应，每一p型立柱与一p+发射极区相对应。

进一步地，该方法还包括：顶部发射极下方形成隔离介质层；形成包围沟槽栅极的栅介质。

进一步地，可选用区熔单晶硅作为衬底材料。

进一步地，可采用多次外延离子注入或沟槽刻蚀与外延填充技术形成漂移区。

进一步地，可采用沟槽工艺实现表面结构的制作。

进一步，制作表面结构还包括：在所述漂移区上进行外延并离子注入形成所述p基区；沟槽刻蚀所述p基区形成纵向条形沟槽，然后进行栅氧化形成所述栅介质，之后填充沟槽电极形成所述沟槽栅极；在所述沟槽栅极和部分所述p基区上方淀积所述隔离介质层，之后利用掩膜版进行离子注入，在两侧形成纵向交替排列的所述p+发射极区和所述n+发射极区；在表面淀积金属层，形成所述顶部发射极，完成表面结构制备。

本发明提出的igbt结构将p+发射极区放置在垂直于平面的第三维方向上，并且在漂移区第三维方向上形成超结结构，利用超结p型立柱抽取空穴电流进入p+发射极区，抑制igbt集电极偏置感应势垒降低(cibl)效应，提升器件短路工作能力。此外，超结漂移区内横向电场增强关断过程中载流子抽取作用，提高器件关断速度、减小关断功耗。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。

图1为现有技术中有沟槽的igbt结构。

图2为根据本发明一实施例的igbt结构。

图3为根据本发明一实施例的去掉顶层和底层金属之后的igbt结构。

图4为根据本发明一实施例的igbt结构yz方向剖面结构图。

图5为现有技术中igbt沟道区电势分布图。

图6为根据本发明一实施例的igbt结构沟道区电势分图。

图7为根据本发明一实施例的igbt短路工作特性曲线图。

图8为根据本发明一实施例的igbt关断特性对比图。

图9至图12为根据本发明一实施例制备igbt结构的主要步骤示意图。

具体实施方式

以下公开内容提供了多种不同实施例或实例，以实现本发明的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。

此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...下面”、“下部”、“在...上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中示出的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

本发明提供一种igbt结构，包括：

集电极结构，包括底部集电极，位于底部集电极上方的p++集电极区和位于p++集电极区上方的n+缓冲层；

漂移区，位于n+缓冲层的上方，其中，漂移区中有超结结构，超结结构为沿着第三维z方向依次交替放置的多根第一掺杂立柱和多根第二掺杂立柱；

表面结构，位于漂移区上方，其中，表面结构包括p基区、浮空p基区、设置在p基区中的沟槽栅极以及p+发射极区和n+发射极区、以及设置在浮空p基区、沟槽栅极和p+发射极区和n+发射极区上方的顶部发射极，其中，p+发射极区与n+发射极区交替放置在垂直于平面的第三维z方向上。

本发明提出的igbt结构在漂移区第三维方向上形成超结结构，利用超结p型立柱抽取空穴电流直接进入p+发射极区，减弱沟道区电导调制，进而抑制igbt集电极偏置感应势垒降低(cibl)效应，提升器件短路工作能力。此外，超结漂移区内横向电场增强了关断过程中载流子抽取作用，提高器件关断速度、减小关断功耗。

为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明。

图2为根据本发明一实施例的igbt结构，该结构包含三个电极：底部集电极c(29)、顶部发射极e(27)和沟槽栅极g(28)。图中p基区17、浮空p基区17a、栅介质26、隔离介质层26a、n+缓冲层24和p++集电极区25与普通沟槽栅igbt结构相同。根据本发明的另一实施例，隔离介质层26a，设置在顶部发射极27下方，栅介质26，包围沟槽栅极28。

图3为根据本发明一实施例的去掉顶层和底层金属(顶部发射极27和底部集电极29)之后的igbt结构。与普通igbt不同的是，本发明igbt将原本位于xy平面内的p+发射极区(12、14、16)放置在第三维z方向，与n+发射极区(11、13、15)交替放置；漂移区内沿着z方向依次交替放置n型立柱(18、20、22)和p型立柱(19、21、23)形成超结结构，并且漂移区内每一个n型立柱、p型立柱分别与一个顶部n+发射极区、p+发射极区相对应。根据本发明的一个实施例，图中n+发射极区(11、13、15)、p基区17与n型立柱(18、20、22)构成输入nmos结构。

图4为根据本发明一实施例的igbt结构yz方向剖面结构图。超结漂移区内的p型立柱(19、21、23)可将底部注入的空穴电流直接抽取到顶部p+发射极区(12、14、16)，从而避免空穴电流进入到沟道区，抑制了集电极偏置感应势垒降低(cibl)效应。

根据本发明的一个实施例，图2所示igbt存在三种工作状态：

①底部集电极29与顶部发射极27之间施加负向偏压时，p++集电极区25和n+缓冲层24构成的pn结反向偏置，因此底部集电极29与顶部发射极27之间没有电流流通，igbt结构处于反向阻断状态；

②底部集电极29与顶部发射极27之间施加正向偏压、且沟槽栅极28电压小于阈值电压时，nmos结构关断，电子电流不能从n+发射极区(11、13、15)注入到n型立柱(18、20、22)，无法开启下方宽基区pnp晶体管，此时igbt结构底部集电极29与顶部发射极27之间仍然没有电流流通，处于正向阻断状态；

③底部集电极29与顶部发射极27之间施加正向偏压、且沟槽栅极28电压大于阈值电压时，nmos结构导通，电流通过nmos导电沟道从n+发射极区(11、13、15)注入到n型立柱(18、20、22)。注入的电子电流作为下方宽基区pnp晶体管基极触发电流，促进p++集电极区25与n+缓冲层24构成的pn结发生空穴强注入，开启pnp晶体管，此时igbt处于正向导通状态。

如图1所示，现有技术中普通igbt导通过程中空穴电流进入nmos沟道区，使沟道区发生电导调制，进而集电极10电压直接影响p基区2和n+发射极区1的电势。图5为现有技术中普通igbt沟道区电势分布。随着集电极电压逐渐增大，p基区和n+发射极区的电势也随之上升，产生了集电极偏置感应势垒降低(cibl)效应，使得阈值电压下降、饱和电流增大，致使器件发生短路工作失效。而在根据本发明一实施例的igbt结构中，底部注入的空穴电流通过超结漂移区内p型立柱(19、21、23)直接流入到p+发射极区(12、14、16)，极大地弱化了沟道区电导调制效应，减弱了集电极偏置对p基区和n+发射极区电势的影响。图6为根据本发明一实施例的igbt沟道区电势分布，随着集电极电压逐渐增大，p基区和n+发射极区电势几乎保持恒定，因而集电极偏置感应势垒降低(cibl)效应得到了极大的抑制，器件短路工作能力得到提升。图7为根据本发明一实施例的igbt短路工作特性曲线。与普通igbt相比，本发明igbt的短路工作时间更长。

此外，本发明igbt漂移区采用超结结构，其内部形成横向电场，加速了关断过程中存储载流子的抽取作用，提高了器件关断速度、减小了关断功耗。图8为根据本发明一实施例的igbt关断特性对比(虚线为普通igbt，实线为本发明igbt)，本发明igbt结构关断速度明显比普通igbt结构更快。

如图9至图12示出了根据本发明一实施例制备igbt结构的主要步骤示意图。其中，该igbt结构可采用fsigbt工艺实现，超结漂移区可采用沟槽刻蚀与外延填充技术、多步外延离子注入技术和多次高能离子注入技术等。下面简要介绍工艺实现步骤：

步骤一：制备衬底，可选用区熔单晶硅作为衬底材料；

步骤二：在衬底的正面采用多次外延离子注入或沟槽刻蚀与外延填充等技术形成漂移区，漂移区中有超结结构，超结结构为沿着第三维z方向依次交替放置的多根第一掺杂立柱和多根第二掺杂立柱；

步骤三：在漂移区上方采用沟槽工艺形成表面结构，表面结构包括p基区、浮空p基区、设置在p基区中的沟槽栅极以及p+发射极区和n+发射极区、以及设置在浮空p基区、沟槽栅极和p+发射极区和n+发射极区上方的顶部发射极，其中，p+发射极区与n+发射极区交替放置在垂直于平面的第三维z方向上。

图11a至图11d进一步示出了制作表面结构的主要步骤示意图，具体地：

(a)在漂移区上进行外延并离子注入形成p基区；

(b)沟槽刻蚀p基区形成纵向条形沟槽，然后进行栅氧化形成栅介质，之后填充沟槽电极形成沟槽栅极；

(c)在沟槽栅极和部分p基区上方淀积隔离介质层，之后利用掩模版进行离子注入，在两侧形成纵向交替排列的p+发射极区和n+发射极区；

(d)在表面沉积金属层，形成顶部发射极，完成表面结构制备。

步骤四：在衬底的背面通过离子注入的方式形成n+缓冲层、位于n+缓冲层下方的p++集电极区，并通过金属化工艺形成位于p++集电极区下方的底部集电极。

通过本发明形成的igbt结构将p+发射极区放置在垂直于平面的第三维方向上，并且在漂移区第三维方向上形成超结结构，利用超结p型立柱抽取空穴电流直接进入p+发射极区，减弱沟道区电导调制，进而抑制igbt集电极偏置感应势垒降低(cibl)效应，提升器件短路工作能力。此外，超结漂移区内横向电场增强了关断过程中载流子抽取作用，提高器件关断速度、减小关断功耗。

以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替代以及改变。