具有超薄铂硅虚相栅电极的CCD像元结构及制作方法与流程

本发明涉及虚相ccd像元技术领域，特别是涉及一种具有超薄铂硅虚相栅电极的ccd像元结构及制作方法。

背景技术：

ccd是由相距极近的mos电容器排成阵列，加上适当的时序脉冲后，ccd能按可控方式，沿半导体衬底移动电荷量。ccd能执行广泛的电子学功能，包括图像传感，数据存储，信号处理和逻辑运算，其中在图像传感方面具有低暗电流、低噪声、高灵敏度，在航空、航天等军事领域得到广泛的应用。近年来，随着cmos图像传感器的迅速发展，ccd图像传感器在军事和民用上受到严重挑战。为了进一步提高ccd器件感光灵敏度，开发了透明栅电极ccd、多晶硅薄栅ccd、虚相ccd、背照ccd等多种结构的ccd器件，主要目的是减小了多晶硅栅对光的吸收损失，提高ccd器件的量子效率。特别是背照ccd器件，完全消除了多晶硅栅对光的吸收，灵敏度得到显著提高，但背照器件制作工艺复杂，表面处理工艺要求极高，器件暗电流大，此外，背面离子注入存在高掺杂死层，降低了对紫外，软x射线的高灵敏探测。

技术实现要素：

本发明要解决的技术问题是提供一种提高对探测紫外光和软x射线探测灵敏度的具有超薄铂硅虚相栅电极的ccd像元结构及制作方法。

为解决上述问题，本发明提供一种具有超薄铂硅虚相栅电极的ccd像元结构，所述具有超薄铂硅虚相栅电极的ccd像元结构包括衬底、外延层、沟道和沟阻，所述外延层设在衬底上，所述沟道和沟阻均设在外延层上，所述沟道的两侧均设有沟阻，所述沟道和沟阻上设有多晶硅栅电极和超薄铂硅虚相栅电极，所述多晶硅栅电极和超薄铂硅虚相栅电极交替排列设置，所述多晶硅栅电极与沟道和沟阻之间设有介质层，所述多晶硅栅电极上方设有氧化层，所述介质层下方注入有多晶硅下势阱,所述超薄铂硅虚相栅电极下方注入有铂硅虚相栅下势阱以及铂硅虚相栅下势垒。

进一步的，所述介质层为sio2和si3n4混合物。

进一步的，所述多晶硅栅电极连接有驱动相走线。

本发明还提供一种具有超薄铂硅虚相栅电极的ccd像元结构的制作方法，包括以下步骤：

s1、选取具有外延层的衬底，在外延层上生长栅氧，并淀积氮化硅薄膜，以形成复合介质层；

s2、生成沟道和沟阻；

s3、依次注入多晶硅势阱、硅化物虚相势垒和势阱；

s4、生成多晶硅栅电极；

s5、在多晶硅栅电极上生长氧化层；

s6、生成超薄铂硅虚相栅电极；

s7、生成多晶硅驱动相走线；

s8、氮气合金。

进一步的，生成超薄铂硅虚相栅电极包括：

s601、氮化硅刻蚀，去除预设位置处的氮化硅薄膜；

s602、氢气退火；

s603、腐蚀栅氧化层，淀积铂膜并真空退火；

s604、腐蚀未反应的铂膜；

s605、氧气退火。

进一步的，在450℃的真空环境进行30分钟的退火。

进一步的，在400℃的氧气环境中进行30分钟退火。

进一步的，所述沟道和沟阻生成方法为：先采用磷离子注入形成沟道，再采用硼离子注入形成沟阻。

进一步的，所述多晶硅驱动相走线生成方法为：先在多晶硅栅电极上刻孔，再进行金属铝淀积，最后光刻图形化。

本发明具有超薄铂硅虚相栅电极的ccd像元结构及制作方法，铂硅薄膜代替硼离子注入形成的超薄铂硅虚相栅电极，由于铂硅虚相电极下，没有p+高掺杂层和氮化硅等介质层存在，铂硅厚度超薄，减少了对光线的吸收，实现近红外、可见光、紫外和x射线宽光谱响应，蓝光响应明显改善，可完成对紫外光和软x射线高灵敏探测。

附图说明

图1是本发明具有超薄铂硅虚相栅电极的ccd像元结构的较佳实施方式的结构示意图。

图2是具有超薄铂硅虚相栅电极的ccd像元结构的俯视图。

图3是本发明具有超薄铂硅虚相栅电极的ccd像元结构的制作方法的流程图。

具体实施方式

下面结合附图对本发明作进一步说明。

如图1和图2所示，本发明具有超薄铂硅虚相栅电极的ccd像元结构的较佳实施方式依次重叠设置的衬底1、外延层2沟道4和沟阻5，所述沟道4和沟阻5均设在外延层2上，所述沟道4的两侧均设有沟阻5，所述沟道4和沟阻5上设有多晶硅栅电极9和超薄铂硅虚相栅电极11，所述多晶硅栅电极9和超薄铂硅虚相栅电极11交替排列设置，所述多晶硅栅电极9上方设有氧化层10，所述多晶硅栅电极9分别与沟道4和沟阻5之间设有介质层3，即多晶硅栅电极9与沟道4之间设有介质层3，所述多晶硅栅电极9与沟阻5之间设有介质层3。在所述介质层3下方注入多晶硅下势阱6，用于储存电荷。在所述超薄铂硅虚相栅电极11下方注入铂硅虚相栅下势阱7以及铂硅虚相栅下势垒8，用于储存或移动电荷。所述多晶硅栅电极9连接有驱动相走线13。所述介质层3为sio2和si3n4复合介质层，增大介质层3击穿电压。

如图3所示，具有超薄铂硅虚相栅电极的ccd像元结构的制作方法包括：

s1、选取适当电阻率p-si外延层的衬底1，在硅外延层2上生长17±1nm的栅氧，低压化学气相淀积(lpcvd)淀积80±1nm的氮化硅薄膜，形成复合介质层3(sio2+si3n4)。

s2、生成沟道4和沟阻5：首先，采用磷离子注入形成沟道4，沟道磷离子注入表面浓度(2.0±0.1)×10¹²/cm²；其次，采用硼离子注入形成沟阻5，硼离子注入表面浓度为(1.2±0.1)×10¹³/cm²。

s3、依次注入多晶硅势阱6、硅化物虚相势垒7和势阱8。具体而言，采用磷离子注入加注形成多晶硅势阱6；采用两次磷离子加注分别形成硅化物虚相势垒7、势阱8；

s4、生成多晶硅栅电极9：先淀积及掺杂多晶硅，然后光刻形成多晶硅栅电极9。

s5、在多晶硅栅电极9上生长40nm的氧化层10；

s6、生成2nm超薄铂硅虚相栅电极11，在其它实施方式中，也可以是1nm、3nm或4nm，即在1nm-5nm之间即可。具体而言：

s601、氮化硅刻蚀，去除预设位置(硅化物虚相电极区域)处的氮化硅薄膜；

s602、900℃的环境温度进行氢气退火，消除刻蚀损伤；

s603、腐蚀栅氧化层，淀积铂膜，450℃的真空环境进行30分钟的退火，形成铂硅薄膜；

s604、王水腐蚀未反应的铂膜；

s605、在400℃的氧气环境中进行30分钟退火。

s7、生成多晶硅驱动相走线13。具体而言，先在多晶硅栅电极9上刻孔，形成连接孔12；金属铝淀积，光刻图形化，从而形成多晶硅驱动相走线13。

s8、420℃的氮气环境中进行30分钟的合金，以减少器件暗电流。

像元栅电极一部分为超薄铂硅虚相栅电极11，另一部分由多晶硅栅电极9。在铂硅薄膜栅电极下的沟道4上加注两次不同浓度的磷离子注入，形成势垒、势阱电势台阶，在多晶硅栅电极9下的沟道4上加注一次磷离子注入，在多晶硅栅电极9下形成势阱。信号电荷的收集、转移通过在多晶硅电极上施加单相时序脉冲完成，在时序脉冲电压为-vg(铂硅虚相栅下势阱7收集)或+vg(多晶硅下势阱6收集)完成信号电荷收集，当时序电压由-vg变化到+vg或+vg变化到-vg时发生信号电荷转移，时钟脉冲的摆幅由-vg和+vg的差值确定。

采用自对准工艺形成的超薄(2nm)铂硅薄膜代替硼离子注入形成的超薄铂硅虚相栅电极11，箝位在沟阻5电势，ccd器件处于反偏工作模式，降低了器件的暗电流，消除了器件残余图像的出现。采用单相时序脉冲完成信号电荷的收集和转移，消除了交迭栅之间的短路问题，因此成品率高，可靠性好。由于超薄铂硅虚相栅电极11下，没有p+高掺杂层和氮化硅等介质层3存在，铂硅厚度超薄，减少了对光线的吸收，实现近红外，可见光，紫外，x射线宽光谱响应，蓝光响应明显改善，可完成对紫外光和软x射线高灵敏探测。

以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。