一种精简外延倒装VCSEL芯片及其制造方法与流程

本发明涉及电子芯片技术领域，尤其涉及一种精简外延倒装vcsel芯片及其制造方法。

背景技术：

vcsel全名为垂直共振腔表面放射激光，简称面射型激光，与传统的边发射激光器不同，vcsel的激光出射方向垂直于衬底表面,可获得圆形光斑。因为其谐振腔长与波长接近,动态单模性比较好,具备发光效率高、功耗极低、光束质量好，易于光纤耦合、可调变频率就达数ghz、超窄的线宽、极高的光束质量、高偏振比和造价便宜等优势。

在vcsel制备的过程中，应力及制造过程导致的晶体缺陷产生概率也远高于硅基光电芯片。并且，vcsel芯片在工作状态时，其单位体积承受的电流密度要大幅高于硅基光电芯片，这就意味着vcsel要承受更大的光强和电流。目前vcsel均需在外延制备时进行dbr层及氧化层生长，而氧化层氧化为芯片端作业难点，是较难控制的工序。dbr生长对于外延要求较高，且氧化控制困难，常规的vcsel芯片设计或工艺不够“完美”，导致了局部晶体缺陷，常规的出货测试很难探测出来；但在芯片工作过程中，晶体缺陷在高温、高电流及强光子的刺激下会加速生长，一段时间以后，一旦破裂生长超过一定数值，或到达有源区，芯片就会失效。

技术实现要素：

有鉴于此，本发明的目的是提供一种精简外延倒装vcsel芯片及其制造方法，制造方法中无较难控制的氧化工序，该芯片中的n-contact直接连通外延片，减少了需要散热的部分，提高了功率效率和斜率效率，且ito使电流扩展更加均匀，减少了横模的产生。

本发明通过以下技术手段解决上述技术问题：

本发明一方面在于提供一种精简外延倒装vcsel芯片，包括量子阱和分别设置在量子阱相对两侧的第一过渡层和第二过渡层；

所述第一过渡层上生长有第一欧姆接触层，所述第一欧姆接触层上生长有第一odr柱，所述第一odr柱截面呈倒t字形且覆盖第一欧姆接触层和第一过渡层，所述第一odr柱上蒸镀有覆盖第一odr柱的镜面层，所述镜面层的侧壁生长有sio2保护层，所述sio2保护层和镜面层的端面齐平，所述镜面层上蒸镀有外延片键合层，所述外延片键合层上设置有si片，所述si片上蒸镀金属形成有p-contact；

所述第二过渡层上生长有第二欧姆接触层，所述第二欧姆接触层生长有第二odr柱，所述第二odr柱截面呈t字形且覆盖第二欧姆接触层和第二过渡层，所述第二odr柱上蒸镀金属形成有n-contact，所述n-contact在第二odr柱上表面设置有出光孔。

可选的，所述第二过渡层为掺si的低al组分al0.3gaas向高al组分al0.6gaas过渡的渐变过渡层，低al组分al0.3gaas与第二欧姆接触层接触。

可选的，所述第一过渡层为掺c的低al组分al0.3gaas向高al组分al0.6gaas过渡的渐变过渡层，低al组分al0.3gaas与第一欧姆接触层接触。

可选的，所述第一odr柱包括重叠生长的30对odr单元，所述第二odr柱包括重叠生长的25对odr单元，所述odr单元包括层叠生长的ito层和sio2层，所述ito层和sio2层的厚度均为λ/4n。

可选的，所述n-contact使用的材料为auge和au，所述p-contact使用的材料为ti、pt和au。

可选的，所述si片上蒸镀有si片键合层，所述si片键合层和外延片键合层键合在一起。

可选的，所述si片键合层包括蒸镀在si片上的厚度为500埃的ti层、厚度为500埃的pt层和厚度为4000埃的au层。

本发明的另一方面在于，提供了上述一种精简外延倒装vcsel芯片的制造方法，包括如下步骤：

提供gaas衬底；

按照常规方法在gaas衬底上生长一层alinp作为衬底去除的截止层，再在截止层上生长200埃厚的gaas层，用于作为后续的第二欧姆接触层，然后生长掺si的al0.3～0.6gaas作为第二过渡层，在第二过渡层上生长mqw，在量子阱上继续生长掺c的al0.3～0.6gaas作为第一过渡层，最后再生长gaas层作为后续的第一欧姆接触层；

涂胶并曝光显影，蚀刻第一过渡层上的gaas层形成第一欧姆接触层，去胶后，在第一欧姆接触层上使用e-gunito机台交替镀ito层和sio2层，共镀30对作为第一odr结构；

蚀刻第一odr结构中的29层ito层及30层sio2层形成第一odr柱，仅最下一层ito层保留整面作为电流扩展层，再使用蒸镀机台在第一odr柱上蒸镀形成镜面层，即在第一过渡层上得到外延片；

在镜面层的侧面使用旋涂玻璃法整片涂覆液态溶剂后，加热使整面生成sio2保护层，并抛光平面，暴露镜面层；

使用蒸镀机台蒸镀形成外延片键合层，再在si片上依次蒸镀ti层、pt层和au层，作为si片键合层，最后使用键合机台将外延片与si片键合；

翻转片源，使gaas衬底朝上，去除gaas衬底和截止层；

涂胶并曝光显影，蚀刻第二过渡层上的gaas层形成第二欧姆接触层，去胶后，在第二欧姆接触层上使用e-gunito机台交替镀ito层和sio2层，共镀25对作为第二odr结构；

蚀刻24层ito层及25层sio2层进行出台柱，形成第二odr柱，仅最下一层ito层保留整面作为电流扩展层；

使用蒸镀机台在第二odr柱上蒸镀金属形成n-contact，保留出光孔位置，研磨减薄si片，在减薄的si片上蒸镀p-contact。

可选的，所述第一欧姆接触层在第一过渡层上的正投影面积等于第二欧姆接触层在第二过渡层上的正投影面积，所述第一欧姆接触层、第二欧姆接触层和出光孔的位置相对应，且第一欧姆接触层在第一过渡层上的正投影面积大于出光孔在第二过渡层上的正投影面积。

可选的，所述ito层的镀膜温度为360℃，所述sio2层的镀膜温度为180℃。

本发明的精简外延倒装vcsel芯片制作核心为将外延生长dbr改为芯片生长odr结构，简化外延生长，越过了外延生长难点，且制造方法中无较难控制的氧化工序。本发明的精简外延倒装vcsel芯片中的第一过渡层、量子阱和第二过渡层形成的“过渡层+mqw+过渡层”结构，结构更加稳定，且提高了载流子密度，使vcsel受激发时功率效率提高。本发明的精简外延倒装vcsel芯片中的n-contact直接连通外延片，这样使电流无需像传统外延一样必须经过dbr，而是直接注入量子阱系统，减少了需要散热的部分，使vf降低，提高了功率效率和斜率效率，第一odr柱和第二odr柱保留的ito层使电流扩展更加均匀，减少了横模的产生。

附图说明

图8是本发明一种精简外延倒装vcsel芯片的截面结构示意图；

图1-图7为本发明一种精简外延倒装vcsel芯片的制造方法中各步骤对应的结构示意图；

其中，gaas衬底100、截止层200、gaas层300、第一欧姆接触层310、第二欧姆接触层320、第一过渡层410、第二过渡层420、量子阱500、出光孔6、第一odr结构710、第一odr柱711、第二odr柱721、镜面层800、sio2保护层900、外延片键合层110、si片120、n-contact131、p-contact132。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号，附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“顶”、“底”、“左”、“右”等，仅是参考附图的方向，并非用来限制本发明的保护范围。

如图8所示，本发明的一种精简外延倒装vcsel芯片，包括量子阱500和分别设置在量子阱相500对两侧的第一过渡层410和第二过渡层420，其中的量子阱500结构为常规量子阱结构。具体的，第一过渡层410为掺c的低al组分al0.3gaas向高al组分al0.6gaas过渡的渐变过渡层，第一过渡层上生长有第一欧姆接触层310，第一欧姆接触层310为厚度为200埃的gaas层，第一过渡层410的低al组分al0.3gaas与第一欧姆接触层310接触。第一欧姆接触层310上生长有第一odr柱711，第一odr柱711截面呈倒t字形且覆盖第一欧姆接触层310和第一过渡层410，第一odr柱711包括重叠生长的30对odr单元，odr单元包括层叠生长的ito层和sio2层，第一odr柱711中与第一过渡层410接触的ito层保留整面覆盖第一过渡层410，起到电流扩展作用。ito层和sio2层的厚度均为λ/4n，其中的λ为vcsel芯片的目标波长，n为gaas层的折射率。

第一odr柱711上蒸镀有覆盖第一odr柱的镜面层800，镜面层使用的原料包括但不限于au，镜面层的侧壁生长有sio2保护层900，sio2保护层900和镜面层800的端面齐平，镜面层800上蒸镀有外延片键合层110，外延片键合层110上设置有si片120，si片120上蒸镀有si片键合层，si片键合层和外延片键合层键合在一起，具体的，si片键合层包括蒸镀在si片上的厚度为500埃的ti层、厚度为500埃的pt层和厚度为4000埃的au层。si片上蒸镀金属形成有p-contact132，p-contact132使用的金属可以是但不限于ti、pt和au。

第二过渡层420上生长有第二欧姆接触层320，第二欧姆接触层320为厚度为200埃的gaas层，第二过渡层为掺si的低al组分al0.3gaas向高al组分al0.6gaas过渡的渐变过渡层，第二过渡层420中的低al组分al0.3gaas与第二欧姆接触层320接触。第二欧姆接触层320生长有第二odr柱721，第二odr柱721包括重叠生长的25对odr单元，第二odr柱721中与第二过渡层420接触的ito层保留整面覆盖第二过渡层，起到电流扩展作用。第二odr柱721截面呈t字形且覆盖第二欧姆接触层320和第二过渡层420，第二odr柱721上蒸镀金属形成有n-contact131，n-contact131使用的材料可以是但不限于auge和au，n-contact131在第二odr柱上表面设置有出光孔6。

具体的，第一欧姆接触层310在第一过渡层410上的正投影面积等于第二欧姆接触层320在第二过渡层420上的正投影面积，第一欧姆接触层310、第二欧姆接触层320和出光孔6的位置相对应，且第一欧姆接触层310在第一过渡层410上的正投影面积大于出光孔在第二过渡层420上的正投影面积。

上述实施例的精简外延倒装vcsel芯片中的第一过渡层、量子阱和第二过渡层形成的“过渡层+mqw+过渡层”结构，结构更加稳定，且提高了载流子密度，使vcsel受激发时功率效率提高。该精简外延倒装vcsel芯片中的n-contact直接连通外延片，这样使电流无需像传统外延一样必须经过dbr，而是直接注入量子阱系统，减少了需要散热的部分，使vf降低，提高了功率效率和斜率效率，第一odr柱和第二odr柱保留整面的ito层使电流扩展更加均匀，减少了横模的产生。

上述精简外延倒装vcsel芯片的制备方法，具体如下：

s1:如图1所示，提供gaas衬底100，按照常规方法在gaas衬底上生长一层alinp，作为衬底去除的截止层200，再在截止层200上生长200埃厚度gaas层300，用于作为后续的第二欧姆接触层320，然后生长掺si的低al组分al0.3gaas向高al组分al0.6gaas渐变过渡的第二过渡层420，即生长掺si的al0.3～0.6gaas作为第二过渡层420；然后按照常规方法生长量子阱500，接着继续生长掺c低al组分al0.3gaas向高al组分al0.6gaas渐变过渡的第一过渡层410，即生长掺c的al0.3～0.6gaas作为第一过渡层410，最后生长一层200埃厚度的gaas层300，用于作为后续的第一欧姆接触层310。

s2:如图2所示，涂胶并曝光显影，蚀刻第一过渡层410上的gaas层300形成第一欧姆接触层310，第一欧姆接触层310在第一过渡层410上的正投影面积大于出光孔6的面积，去胶后，在第一欧姆接触层310上使用e-gunito机台交替镀ito层和sio2层，ito层镀膜温度360℃，sio2层镀膜温度180℃，且ito层及sio2层的厚度均为λ/4n，共镀30对odr单元，作为第一odr结构710。

s3:如图3所示，蚀刻第一odr结构710中的29层ito层及30层sio2层形成第一odr柱711，仅最下一层ito层保留整面作为电流扩展层，再使用蒸镀机台在第一odr柱711上蒸镀au形成镜面层800，即在第一过渡层410上得到外延片。

s4:如图4所示，使用常规的旋涂玻璃法(sog)外延片整片涂覆液态溶剂后，加热使第一odr柱711侧面整面生成sio2保护层900，并抛光平面，使表面平整化，使sio2保护层900和镜面层800端面齐平，并露出镜面层800。

s5:如图5所示，使用蒸镀机台蒸镀4000埃厚度au作为外延片键合层110，再在si片120上依次蒸镀500埃ti层、500埃pt层、4000埃au层，作为si片键合层，使用键合机台将外延片键合层110和si片120键合层键合在一起，从而将si片120与外延片结合。

s6:如图6所示，翻转片源，使gaas衬底100朝上，去除gaas衬底100和截止层200，使用nh4oh和h2o2去除gaas衬底，使用hcl和h3po4去除截止层。

s7:如图7所示，涂胶并曝光显影，对应第一欧姆接触层310位置，蚀刻第二过渡层420上的gaas层300形成第二欧姆接触层320，去胶后，在第二欧姆接触层320上使用e-gunito机台交替镀ito层和sio2层，ito层镀膜温度360℃，sio2层镀膜温度180℃，共镀25对作为第二odr结构；蚀刻24层ito层及25层sio2层进行出台柱，仅最下一层ito层保留整面作为电流扩展层，形成第二odr柱721。

s8:如图8所示，使用蒸镀机台在第二odr柱721上蒸镀auge、au，作为n-contact131，保留出光孔6位置，研磨减薄si片，在减薄的si片120上蒸镀ti、pt和au，作为p-contact132。

上述精简外延倒装vcsel芯片的制造方法中，由于需要在n和p两端分别进行dbr和odr生长，因此芯片作业需要将外延由gaas衬底倒装转移至si片，且此种倒装方式使得后续n-contact可以直接连通外延量子阱部分，减少了散热要求，降低了vf，有效提高了功率效率和斜率效率，减少了横模产生。精简外延倒装vcsel芯片的制造方法的核心为将外延生长dbr改为芯片生长odr结构，简化外延生长，越过了外延生长难点，且制造方法中无较难控制的氧化工序，最后制造得到的结构更加稳定。

以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。