一种垂直腔面发射激光器及其密集型阵列结构的制作方法

本发明涉及垂直腔面发射激光器领域，具体涉及一种垂直腔面发射激光器及其密集型阵列结构。

背景技术：

垂直腔面发射激光器(vertical-cavitysurface-emittinglaser，以下简称vcsel)是一种激光束的发射方向垂直于基底表面的半导体激光器，其主要结构包括底部反射镜、有源区和顶部反射镜。为了实现光电转化，需要分别在vcsel顶部和底部沉积p-型和n-型金属层以利于电流的注入。另外，vcsel的垂直出光方向是区别于边缘发射激光器(edge-emittinglaser)的主要特征之一。vcsel发明于1977年，之后长期处于学术研究的课题，并未被广泛应用于工业制造中。1994年，来自美国的dennisdeppe教授及其小组创造性地把氧化技术运用于vcsel中，即在vcsel中形成氧化孔径来限制光场和电流，从而大幅提高vcsel的各方面性能和可靠性，使得vcsel的大规模生产成为可能。该氧化型vcsel如今已是商业用vcsel最主要的类型，被广泛的应用于光通信、3d传感、红外照明等工业和消费领域。vcsel的主要优势在于功耗低、光电转换效率高，另外，其易于光场耦合、易于集成阵列和易于实现晶圆上测试的特性使得其可以实现低成本制造。vcsel的生产制造流程大致为结构设计、外延生长、工艺加工、晶片测试等。为了实现均匀一致的氧化孔径，需要在结构设计、外延生长、工艺加工等多个关键步骤进行针对设计。在工艺加工方面，目前典型的实施方式是用干法刻蚀以形成一个柱状台阶，再通过侧向氧化的氧化工艺来形成氧化孔径。但是该实施方式不利于进一步增加vcsel阵列的密度，从而减小vcsel芯片尺寸。

技术实现要素：

为解决上述技术问题，本发明提供一种垂直腔面发射激光器及其密集型阵列结构，旨在提升现有垂直腔面发射激光器(vcsel)阵列的密集程度，在缩小vcsel芯片尺寸的同时不影响vcsel芯片性能。本发明的技术方案如下：

作为本发明的第一方面，提供一种垂直腔面发射激光器，包括：

隔离层：其包括圆形部分和从所述圆形部分的圆周向外延伸的一个或多个延伸部分；

p-型金属层：其包括一个或多个分离的不规则形状部分，所述隔离层的延伸部分完全或部分覆盖所述p-型金属层的不规则形状部分；

一个或多个电介质通孔开口：一个或多个所述电介质通孔开口分别位于所述p-型金属层的一个或多个所述不规则形状部分之上；

多个氧化槽：多个所述氧化槽沿所述隔离层的圆形部分的圆周外间隔排布且于所述隔离层的延伸部分两侧，相邻两所述延伸部分之间分布有至少一个氧化槽。

进一步地，所述垂直腔面发射激光器的宽度在15微米至28微米之间。

进一步地，p-型金属层的不规则形状部分的内侧部分向两侧延伸以形成部分圆环的形状。

进一步地，多个所述氧化槽均为不规则形状，在中间没有所述延伸部分的两相邻氧化槽连接在一起。

进一步地，所述隔离层完全覆盖所述电介质通孔开口。

进一步地，所述金属层的不规则部分的数量等于所述电介质通孔开口以及所述延伸部分的数量。

进一步地，所述氧化槽的数量不等于所述金属层的不规则部分的数量。

进一步地，所述金属层的不规则部分的数量为一个、两个、三个或四个部分。

进一步地，所述金属层、所述电介质通孔开口和所述隔离层延伸的延伸部分围绕所述圆形部分的圆周等间距或不等间距分布。

作为本发明的第二方面，提供一种激光器的密集型阵列结构，包括：

多个如上述任一中所述垂直腔面发射激光器，多个所述垂直腔面发射激光器组成阵列排列。

本发明的有益效果：

本发明对现有的垂直腔面发射激光器(vcsel)进行改进，在缩小vcsel芯片尺寸的同时不影响vcsel芯片性能，并提升现有垂直腔面发射激光器(vcsel)阵列的密集程度。

附图说明

图1为本发明实施例提供的第一种垂直腔面发射激光器的俯视平面图；

图2为本发明实施例提供的第二种垂直腔面发射激光器的俯视平面图；

图3为本发明实施例提供的第三种垂直腔面发射激光器的俯视平面图；

图4为本发明实施例提供的第一种垂直腔面发射激光器的俯视平面图及其侧视截面图；

图5为本发明实施例提供的第一种垂直腔面发射激光器的俯视平面图及其另一侧视截面图；

图6为本发明实施例提供的第四种垂直腔面发射激光器的俯视平面图；

图7为本发明实施例提供的第五种垂直腔面发射激光器的俯视平面图；

图8为本发明实施例提供的第六种垂直腔面发射激光器的俯视平面图；

图9为本发明实施例提供的一种激光器的密集型阵列结构的俯视平面图；

图10为本发明实施例提供的另一种激光器的密集型阵列结构的俯视平面图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明指向一种密集型的垂直腔面发射激光器，也指向一种密集型的垂直腔面发射激光器阵列。下面将对本发明实施方式的附图，对本发明实施方式进行描述，不同附图中的相同附图标记可以表示相同或相似的特征、元件或组件。下述实施方式仅为示例，而不是全部的实施方式。图1-图10未按比例绘制并且仅意图表明本发明的原理和概念，以使得本领域的普通技术人员能够实践实施方式。

随着vcsel阵列芯片在消费电子中的广泛应用，对vcsel芯片的一个主要需求是减小芯片尺寸。影响vcsel芯片尺寸的一个重要指标是阵列内的垂直腔面发射激光器的密度，而影响垂直腔面发射激光器密度的主要因素包括隔离层上环形电介质开孔尺寸，环形p-型金属层的尺寸，隔离层的尺寸，形成氧化孔径的环形氧化槽尺寸，以及这些所述主要元素的相对位置。对于常见的柱状台阶型vcsel，即通过干法或湿法刻蚀出一个圆柱后再通过氧化工艺以实现氧化孔径，其电介质开孔、p-型金属层、隔离层均位于台柱顶部的圆台的内部。由于制程工艺的限制，柱状台阶型vcsel的圆柱尺寸需要足够大，才能依次部署下电介质开孔、p-型金属层以及隔离层，这就限制了相邻vcsel的最小间距，从而限制了vcsel阵列的密度。

按上述实施方式，一个典型的单个vcsel的宽度，即环形氧化槽的外径大约为30微米-50微米，进一步减小台阶vcsel的圆柱的尺寸可能会严重影响vcsel的性能，例如，输出功率，激光光场分布，可靠性等均会受到影响。

基于上述问题，本发明实施例提供了一种vcsel及密集型的vcsel阵列设计，可以克服现有vcsel的尺寸限制，并且不会牺牲vcsel芯片的性能。本发明所述的实施方式的主旨是把典型台阶型vcsel的环形金属、环形电介质开孔以及环形氧化槽转变成分离的单元，再通过一些可能的排布方式，充分利用相邻vcsel间的空隙，从而减小相邻vcsel的间距，进而提升vcsel阵列的密度。

图1和图2分别绘示了两种用于密集型vcsel阵列的vcsel设计示例的俯视图。如图1所示，vcsel100是用于密集型vcsel的一种可能的实施方式，其包括：隔离层106，其中隔离层106包括中心近似圆形的部分和从所述近似圆形部分的圆周延伸的一个或多个延伸部分；p-型金属层102，其包括一个或多个分离的不规则形状部分，分为外侧和内侧部分，沿隔离层106的中心近似圆形部分的圆周排布，其位置要使得隔离层106可完全或部分的覆盖所述金属层102；钝化层，其包括一个或多个电介质通孔开口104，所述电介质通孔开口104的位置在金属层102之上，其排布要使得电介质通孔开口104完全包含在金属层102轮廓之内，并且使得隔离层106完全覆盖电介质通孔开口104，从而保证电极化之后电流可被注入到金属层，同时不会泄露到隔离层覆盖区域之外；多个氧化槽108，其形状根据可能实施的方式，为不规则形状，其位置排布沿隔离层106的中心近似圆形部分的圆周近似等间隔排布，并且可以完全或部分的放置在所述金属层102和所述隔离层106延伸部分之间。如图1所示，密集型设计vcsel的宽度w，即从氧化槽108外边沿到对侧氧化槽108外边沿的距离，在15微米-28微米之间。

图2绘示了另一种可能的密集型vcsel的实施方式，其所述金属层102的一个或多个(可以包括两个、三个、四个)内侧部分沿圆形部分的周向向两侧延伸，延伸部分的可以与相邻的延伸部分连接，也可以不连接，总体上形成部分环形的形状。由于金属层102周向延伸部分的存在，氧化槽108被迫沿轴向向外侧移动以使得其不与金属层重合，从而导致vcsel的宽度w’略微增大(w’>w)，其尺寸大约在18微米-32微米之间。

图3绘示了另一种可能的密集型vcsel的实施方式，其中一个或多个氧化槽108可以向两侧延伸与相邻的氧化槽108连接，形成弓形。

如图1、图2和图3所示，110为氧化孔径，通过氧化工艺形成，其形状由所述多个氧化槽108的内侧轮廓和氧化工艺的均匀性决定，通常是近似圆形的不规则图形。

vcsel的制程工艺可以包括一个或多个外延生长工艺、一个或多个金属沉积工艺、一个或多个钝化层沉积工艺、一个或多个氧化槽刻蚀工艺、一个或多个离子注入工艺等。一个完成的vcsel的截面如图4和图5所示，截面250是从一对氧化槽108穿过的截面(如“x-x”线所示)，截面300是从一对电介质通孔开口104穿过的截面(如“y-y”线所示)。一个垂直腔面发射激光器(vcsel)100包括电介质钝化层112、p-型金属层102(如图5所示)、隔离层106、顶部反射层116、氧化层120、有源区114、底部反射层124、基底层118和n-型金属层126。图4的截面没有经过金属层102和通孔开口104，所以截面图4中没有绘示。

如图4和图5所示，n-型金属层镀在基底层118的底部以形成阴极。基底层118可以包括基部底层材料和通过外延生长的半导体材料。底部反射层124在基底层118之上，可以包括分布式布拉格反射镜(dbr，distributedbraggreflector)。有源区114在底部反射层124之上，可以包括量子阱和间隔区，用于约束电子和空穴以利于复合并发出光子。有源区114之上是顶部反射层116，可以包括分布式布拉格反射镜(dbr)。氧化层120位于顶部反射层116内靠近有源区114的位置，用于限制光场和电流以提升vcsel性能(如光电转化效率，光功率)。氧化层120的形成机制是通过氧化工艺把原外延层中的可以透光的alas或algaas转化为不透光的al2o3，转化的方向是从氧化槽108向内扩散，最终形成一个近似圆形的不规则孔径，即氧化孔径110。隔离层106可以延伸到p-型金属层102的边缘(如图5所示)，可以用来隔绝电流，可以通过离子注入的方式来实现。顶部反射层116上方是p-型金属层102(如图5所示)，用以形成阳极，电流从阳极向下注入，流经氧化孔径，最后从阴极流出。电介质钝化层112在顶部反射层116和p-型金属层102上方，起保护作用。如图5所示，通孔开口104在p-型金属层102上方，用于接入电流。接入电流之后，在合适的条件下，激发的光子可以通过发光孔径122(如图5所示)发射出来。需要指出的是，图4-图5仅作为范例来阐释密集型vcsel的实施方式，根据一些可能实施方式，可以使用一个或多个p型或n-型金属层，一个或多个钝化层，一个或多个氧化层。

根据一些可能的实施方式，金属层的多个不规则部分的数量、通孔开口的数量以及隔离层延伸部分的数量可以是三个、两个和一个，分别如图6、图7和图8所示。图6所示的示例中的vcsel350的p-型金属层的不规则部分的数量、电介质通孔开口的数量以及隔离层延伸部分的数量均是三个。根据一些可能的实施方式中，金属层内侧部分可以沿周向向两侧延伸，以形成部分环形。图7所示的示例的vcsel400的p-型金属层的不规则部分的数量、电介质通孔开口的数量以及隔离层延伸部分的数量均是两个，该图中已经把金属层内侧部分沿周向向两侧延伸，以形成部分环形。根据一些可能的实施方式，金属层也可以是分离的多个不规则部分。图8所示的示例的vcsel450的p-型金属层的不规则部分的数量、电介质通孔开口的数量以及隔离层延伸部分的数量是一个，该图中已经把金属层内侧部分沿周向向两侧延伸，以形成部分环形。根据一些可能的实施方式，金属层也可以是一个单独的不规则部分。

根据一些可能实施方式，所述vcsel中的金属层的多个分离的部分、隔离层的多个延伸部分、多个氧化槽可以沿隔离层中心近似圆形的圆周均匀或不均匀的分布。用于密集型设计的vcsel可以通过一些可能的实施方式排列成vcsel阵列，其中可以包括规则排列和非规则排列，分别如图9和图10所示。所谓规则排列的vcsel阵列，即在一个vcsel阵列中的所有相邻最近的vcsel的中心到中心的间距相等，例如密排正六边形、正四边形、正三角形等。所谓非规则排列的vcsel阵列，即在一个vcsel阵列中不是所有相邻最近的vcsel的中心到中心的间距都相等。

如图9所示的一种可能的规则排列的vcsel阵列500，其中的每个vcsel可以是本发明中所述的密集型vcsel，图中仅以vcsel100为例。为了充分利用vcsel之间的空隙以增加vcsel阵列的密度，从而减小vcsel芯片的尺寸，可以通过一些实施方式使得相邻的vcsel可以完全或部分的共享一个或多个氧化槽、p-型金属层、隔离层或通孔开口，如图9所示。需要指出的是，共享后的氧化槽的形状是不规则形状，其形状也会根据相邻vcsel的中心到中心的间距的不同而改变。

图10所示的是一种可能的非规则排列的vcsel阵列550，其中的每个vcsel可以是本发明中所述的密集型vcsel，图中混合使用了vcsel100和vcsel300为例，但并不代表所有的可能的实施方式。根据一些可能的实施方式，非规则排列的vcsel阵列会存在某些区域的vcsel密度比其他区域偏大，本发明所述的密集型vcsel可以很好的解决局部区域密度过大的问题，而且可以通过选择不同的密集型vcsel的组合(例如vcsel100和vcsel300)来提升设计的灵活度。如图10所示，可以通过一些实施方式使得多个相邻的vcsel可以完全或部分的共享一个或多个氧化槽、p-型金属层、隔离层或通孔开口。需要指出的是，共享后的氧化槽的形状是不规则形状，其形状也会根据相邻vcsel的中心到中心的间距的不同而改变。

如图1-图10所示范例，本发明所述的一种垂直腔面发射激光器及阵列的密集型设计，通过拆分和重组金属层、钝化层通孔开口以及氧化槽，从而实现密集排列的vcsel阵列。同时每个vcsel的中心区域(例如氧化孔径等)并没有受到影响，因此这种密集型排列的vcsel及阵列的性能可以与典型的vcsel及阵列的性能相匹配。由于密集型设计充分利用相邻vcsel之间的空隙，从而可以大幅增加vcsel阵列的密度，因此在同样的规格要求下，vcsel芯片的尺寸可以大幅减小，从而降低芯片生产和制造的成本。

需要指出的是，本发明所描述的实施方式仅为范例，并不包括所有可能的基于本发明的实施方式。本领域的技术人员基于本发明的实施方式所进行的修改全部在本发明的范围内。本发明中的说明性和描述性的术语不应被理解为是本发明的关键或必要的要素，除非有明确的声明。此外，本发明中所使用的“一”和“一个”旨在说明一个或多个项目，并且可以与“一个或多个”互换使用。本发明中所使用的“有”、“具有”、“含有”等短语仅为开放式术语，除非另有明确的声明。本发明中的短语“基于”旨在表示“至少部分的基于”，除非另有明确的声明。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。