高电子迁移率晶体管的绝缘结构以及其制作方法与流程

本发明涉及一种高电子迁移率晶体管的绝缘结构及其制作方法。

背景技术：

iii-v族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(highelectronmobilitytransistor，hemt)。在高电子迁移率晶体管中，两种不同能带隙(band-gap)的半导体材料是结合而于结(junction)形成异质结(heterojunction)而为载流子提供通道。近年来，氮化镓系列的材料由于拥有较宽带隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two-dimensionalelectrongas,2deg)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。

以氮化镓基材料(gan-basedmaterials)为基础的高电子迁移率晶体管具有于电子、机械以及化学等特性上的众多优点，例如宽带隙、高击穿电压、高电子迁移率、大弹性模数(elasticmodulus)、高压电与压阻系数(highpiezoelectricandpiezoresistivecoefficients)等与化学钝性。上述优点使氮化镓基材料可用于如高亮度发光二极管、功率开关元件、调节器、电池保护器、面板显示驱动器、通讯元件等应用的元件的制作。

技术实现要素：

本发明提供一种高电子迁移率晶体管(highelectronmobilitytransistor,hemt)的绝缘结构，包含一氮化镓层，一氮化铝镓层，位于该氮化镓层上，一绝缘掺杂区，位于该氮化镓层与该氮化铝镓层中，以及两侧壁绝缘结构，分别位于该绝缘掺杂区的两侧。

本发明另提供一种形成高电子迁移率晶体管(highelectronmobilitytransistor,hemt)的绝缘结构的方法，包含：首先，形成一氮化镓层，并形成一氮化铝镓层于该氮化镓层上，然后进行一掺杂步骤，以掺杂多个离子于该氮化镓层与该氮化铝镓层中，并且在该氮化镓层与该氮化铝镓层中形成一绝缘掺杂区，接着形成两凹槽于该绝缘掺杂区的两侧，以及填入一绝缘层于该两凹槽中，并形成两侧壁绝缘结构分别位于该绝缘掺杂区的两侧。

本发明在绝缘掺杂区完成后，额外在绝缘掺杂区两侧形成两侧壁绝缘结构。通过两侧壁绝缘结构设置在绝缘掺杂区的两侧，即使后续对半导体元件进行加热步骤，活化的离子由于受到侧壁绝缘结构的阻挡，因此不容易逸散至别处，确保绝缘掺杂区的绝缘效果。

附图说明

图1至图8为本发明一实施例制作一高电子迁移率晶体管的绝缘结构的方法示意图，其中：

图2是图1之后的步骤的示意图；

图3是图5之后的步骤的示意图；

图4是图3之后的步骤的示意图；

图5是图4之后的步骤的示意图；

图6是图5之后的步骤的示意图；

图7是图6之后的步骤的示意图；以及

图8是图7之后的步骤的示意图。

主要元件符号说明

10基底

12缓冲层

14氮化镓层

16氮化铝镓层

18二维电子气层

20图案化光致抗蚀剂

22开口

24绝缘掺杂区

26第二图案化光致抗蚀剂

28开口

30凹槽

32绝缘层

34侧壁绝缘结构

p1掺杂步骤

e1步骤

e2蚀刻步骤

e3蚀刻步骤

具体实施方式

为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。

为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。

请参照图1至图8，图1至图8为本发明一实施例制作一高电子迁移率晶体管的绝缘结构的方法示意图。其中，图2是图1之后的步骤的示意图；图3是图2之后的步骤的示意图；图4是图3之后的步骤的示意图；图5是图4之后的步骤的示意图；图6是图5之后的步骤的示意图；图7是图6之后的步骤的示意图；以及图8是图7之后的步骤的示意图。如图1所示，首先提供一基底10，例如一由硅、碳化硅或氧化铝(或可称蓝宝石)所构成的基底，其中基底10可为单层基底、多层基底、梯度基底或上述的组合。依据本发明其他实施例基底10又可包含一硅覆绝缘(silicon-on-insulator,soi)基底。

接着，在基底10表面形成一缓冲层12，缓冲层12主要作用为帮助后续形成的氮化镓层可以更容易被形成于基底10上。举例来说，若基底10为蓝宝石(氧化铝)基底，而氧化铝与氮化镓的晶格常数差距较大，因此需要形成一缓冲层12设置在基底10与氮化镓层之间，缓冲层12的晶格常数介于基底10的晶格常数与氮化镓的晶格常数之间。在本实施例中，缓冲层12例如为氮化铝(aln)，但不限于此。

然后于缓冲层12表面形成一氮化镓层14，其厚度可介于0.5微米至10微米之间。在一实施利中，可利用分子束外延制作工艺(molecular-beamepitaxy,mbe)、有机金属气相沉积(metalorganicchemicalvapordeposition,mocvd)制作工艺、化学气相沉积(chemicalvapordeposition,cvd)制作工艺、氢化物气相外延(hydridevaporphaseepitaxy,hvpe)制作工艺或上述组合于缓冲层12上形成氮化镓层14。

接着形成一氮化铝镓层16于氮化镓层14表面。其中氮化铝镓层16较佳包含一由外延成长制作工艺所形成之外延层。如同上述形成氮化镓层14的方式，可利用分子束外延制作工艺(molecular-beamepitaxy,mbe)、有机金属气相沉积(metalorganicchemicalvapordeposition,mocvd)制作工艺、化学气相沉积(chemicalvapordeposition,cvd)制作工艺、氢化物气相外延(hydridevaporphaseepitaxy,hvpe)制作工艺或上述组合于氮化镓层14上形成氮化铝镓层16。

值得注意的是，在形成氮化铝镓层16于氮化镓层14表面之后，由于氮化镓层与氮化铝镓层的材料能带间隙(bandgap)不同之故，氮化镓层与氮化铝镓层的界面数较佳形成异质结(heterojunction)。异质结处的能带弯曲，导带(conductionband)弯曲深处形成量子阱(quantumwell)，将压电效应(piezoelectricity)所产生的电子约束于量子阱中，因此在氮化镓层与氮化铝镓层的界面处形成通道区或二维电子气(two-dimensionalelectrongas,2deg)层18，进而形成导通电流。

在上述的结构中，若要形成绝缘层，其中一方法就是对氮化镓层以及氮化铝镓层进行掺杂离子步骤，例如掺杂氦(he)、磷(p)、氩(ar)、氮(n)、氧(o)或砷(as)离子。在离子掺杂步骤进行后，二维电子气层会被破坏，进而使得上述导通电流被切断，也就是说，被离子掺杂的区域，将会形成等同于绝缘层的区域。

然而，申请人发现，以掺杂离子的方式形成绝缘区域将会有一风险，那就是在后续步骤中，例如形成晶体管的步骤过程中，若使用到加热步骤，将可能会让被掺杂在氮化镓层与氮化铝镓层内的离子活化并且可能会溢散出原本掺杂的区域，进而导致该区域的绝缘效果消失。换句话说，在利用离子掺杂步骤形成绝缘区域后，若后续又进行加热步骤，将可能导致该绝缘区域消失或是降低其绝缘能力，进而影响高电子迁移率晶体管的良率。

为了避免上述问题，如图2至图8所示，其绘示本发明制作高电子迁移率晶体管(highelectronmobilitytransistor,hemt)的绝缘结构的流程示意图。其延续图1所示的结构继续制作高电子迁移率晶体管的绝缘结构。首先，如图2所示，形成一图案化光致抗蚀剂20于氮化铝镓层16的表面，其中图案化光致抗蚀剂包含有一开口22，开口22的位置大致对应后续需要形成绝缘区域的位置。此外，此处开口22的宽度会略大于后续实际形成的绝缘区域的宽度。换句话说，在此步骤中，不需要形成绝缘区域的部分将会被图案化光致抗蚀剂20所覆盖。

接下来如图3所示，进行一掺杂步骤p1，例如掺杂氦(he)、磷(p)、氩(ar)、氮(n)、氧(o)或砷(as)离子至氮化铝镓层16、二维电子气层18、氮化镓层14中，在一些实施例中，若掺杂离子的深度足够，也可能会掺杂到部分的缓冲层12内。在此定义被掺杂离子的区域为绝缘掺杂区24。在绝缘掺杂区24内，由于氮化铝镓层16与氮化镓层14都被掺杂有离子，因此两者之间的二维电子气层18被破坏而消失，如上所述，二维电子气层18存在可形成导通电流，因此二维电子气层18若在绝缘掺杂区24中消失，代表绝缘掺杂区24形成一绝缘的区域。也就是说，在绝缘掺杂区24内不包含有二维电子气层18。

如图4所示，进行一步骤e1以移除图案化光致抗蚀剂20，其中移除图案化光致抗蚀剂20的步骤e1包括但不限于灰化、光刻、湿/干蚀刻、平坦化(例如，化学机械抛光cmp或反应离子蚀刻rie回蚀刻)，本发明并不以此为限。由于移除光致抗蚀剂的方法属于本领域的已知技术，在此不多加赘述。

如图5所示，形成一第二图案化光致抗蚀剂26于氮化铝镓层16的表面，其中图案化光致抗蚀剂26包含有多个开口28。此处所述的第二图案化光致抗蚀剂26可能包含与上述图案化光致抗蚀剂20相同或不同的材料，但不限于此。值得注意的是，开口28的位置对应各绝缘掺杂区24的两侧边缘区域。也就是说，各绝缘掺杂区24靠近两侧边缘的部分区域被曝露，而除此之外，绝缘掺杂区24的中央部分或是其余非绝缘掺杂区24的区域都被第二图案化光致抗蚀剂26所覆盖。

如图6所示，进行一蚀刻步骤e2，利用第二图案化光致抗蚀剂26当作遮罩，移除绝缘掺杂区24内部分的氮化铝镓层16以及部分的氮化镓层14，并形成至少两凹槽30于绝缘掺杂区24的两侧。在一些实施例中，通过调整蚀刻步骤e2的参数，可以控制凹槽30的深度，因此凹槽30有可能达到部分的缓冲层12内，也就是说部分的缓冲层12可能也会在蚀刻步骤e2中被一并移除。此处的蚀刻步骤e2可能包含干蚀刻或湿蚀刻，由于该蚀刻技术属于本领域的已知技术，在此不多加赘述。

如图7所示，进行一蚀刻步骤e3，以移除第二图案化光致抗蚀剂26。此处所述的蚀刻步骤e3可能包含与上述蚀刻步骤e1相同或不同的步骤，在此不多加赘述。接着如图8所示，形成一绝缘层32，其中绝缘层32可能包含有各种绝缘材料，例如氧化硅、氮化硅、硅氧化物、teos等，而绝缘层32可通过例如化学气相沉积(cvd)、物理气相沉积(pvd)、等离子体增强化学气相沉积(pecvd)、低压化学气相沉积(lpcvd)、高密度等离子体化学气相沉积(hdp-cvd)、快速热化学气相沉积(rtcvd)、金属有机化学气相沉积(mocvd)、原子层沉积(ald)、溅镀、热氧化或氮化或者其组合等技术来形成，本发明并不限于此。绝缘层32至少填满凹槽30，在绝缘层32填入凹槽30之后，将凹槽30以及位于其中的绝缘层32共同定义为侧壁绝缘结构34。侧壁绝缘结构34位于绝缘掺杂区24的两侧。在本发明中，侧壁绝缘结构34具有阻挡离子逸散的效果。为了让侧壁绝缘结构34具有更好的阻挡效果，侧壁绝缘结构34的底面较佳低于绝缘掺杂区24的底面，但本发明不限于此。

截至目前为止，已经完成本发明所述的高电子迁移率晶体管的绝缘结构的基本结构。如图8所示，此绝缘结构包含有一氮化镓层14、一氮化铝镓层16，位于氮化镓层14上、一绝缘掺杂区24，位于氮化镓层14与氮化铝镓层16中，以及两侧壁绝缘结构34，分别位于绝缘掺杂区24的两侧。

如上所述，以离子掺杂的方式，在氮化镓层与氮化铝镓层掺杂离子以破坏二维电子气层并且形成绝缘区域的方法有一缺点，那就是若后续面临加热步骤，此时掺杂于氮化镓层与氮化铝镓层中的离子可能会溢散，并且使得该绝缘区域的绝缘效果降低，甚至可能让绝缘区域失去绝缘效果。为了避免此情况，本发明在绝缘掺杂区24完成后，额外在绝缘掺杂区两侧形成两侧壁绝缘结构34。通过两侧壁绝缘结构34设置在绝缘掺杂区24的两侧，即使后续对半导体元件进行加热步骤，活化的离子由于受到侧壁绝缘结构34的阻挡，因此不容易逸散至别处，确保绝缘掺杂区24的绝缘效果。

后续，可对已经完成绝缘区域的半导体结构，继续进行其他制作工艺，例如形成高电子迁移率晶体管相应的栅极、源/漏极、接触结构等。由于该些制作工艺属于本领域的已知技术，在此不多加赘述。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。